半导体结构及电子设备制造技术

本实用新型专利技术实施例涉及一种半导体结构及电子设备，半导体结构包括：基底以及位于所述基底上的至少两个分立的凸起部；阻隔层，所述阻隔层填充于相邻所述凸起部之间；其中，所述阻隔层包括间隙区域，在垂直于所述基底的方向上，所述间隙区域位于所述凸起部与所述基底之间；位于所述阻隔层内的凹槽，所述凹槽侧壁垂直于所述基底；或者，在远离所述基底的方向上，所述凹槽的宽度增大。本实用新型专利技术通过设置具有预设形状的凹槽，保证凹槽能够被均匀填充。

Semiconductor structure and electronic equipment

【技术实现步骤摘要】
半导体结构及电子设备
本技术涉及半导体
，特别涉及一种半导体结构及电子设备。
技术介绍
深沟槽刻蚀一直是半导体制造过程中常见的工艺，而随着制程线宽变小，沟槽的深宽比越来越大，形状要求也越来越严格。为了实现高深宽比沟槽的刻蚀，现有工艺通常需要更厚或者更硬的阻挡层来满足沟槽开口的精度要求，如此，才能够避免在刻蚀过程中阻挡层开口被刻蚀，进而避免沟槽的开口宽度增加，满足沟槽的深宽比要求。但是，在保证开口宽度的情况下，凹槽的形状依旧难以保证。以干法刻蚀为例，在干法刻蚀过程中，需要调节刻蚀用气体的组分，而在刻蚀过程中，气体的流动方向以及均匀性都难以保证，从而导致刻蚀出来的凹槽形状与预设凹槽形状之间具有一定的差异。这一差异在刻蚀特殊形状的凹槽时更为明显。
技术实现思路
本技术实施例提供一种半导体结构及电子设备，通过设置具有预设形状的凹槽，保证凹槽能够被均匀填充。为解决上述技术问题，本技术实施例提供了一种半导体结构，包括：基底以及位于所述基底上的至少两个分立的凸起部；阻隔层，所述阻隔层填充于相邻所述凸起部之间；其中，所述阻隔层包括间隙区域，在垂直于所述基底的方向上，所述间隙区域位于所述凸起部与所述基底之间；位于所述阻隔层内的凹槽，所述凹槽侧壁垂直于所述基底；或者，在远离所述基底的方向上，所述凹槽的宽度增大。另外，所述间隙区域内具有掺杂离子，所述掺杂离子用于降低所述间隙区域的刻蚀速率。另外，所述掺杂离子的类型包括砷、铟或铬。在所述凸起部的排列方向上，相邻所述凸起部之间的阻隔层内具有两个分立的所述凹槽。另外，所述凹槽的深宽比为4：1～6：1。另外，所述阻隔层包括中间区域，所述中间区域位于相邻所述凹槽之间，所述中间区域内具有掺杂离子，所述掺杂离子用于降低所述中间区域的刻蚀速率。另外，所述中间区域相对两侧的所述掺杂离子的浓度大于所述中间区域的中间位置的所述掺杂离子的浓度。另外，所述凸起部包括导电层和位于所述导电层侧面的侧墙；所述间隙区域位于所述凸起部与所述基底之间，具体包括：所述间隙区域位于所述侧墙与所述基底之间。另外，所述导电层包括位线结构。相应的，本技术还提供一种电子设备，所述电子设备包含上述半导体结构。与现有技术相对，本技术实施例提供的技术方案具有以下优点：本技术提供一种半导体结构，凹槽侧壁垂直于基底，或者，在远离基底的方向上，凹槽的宽度增加，从而能够保证凹槽能够被均匀填充。另外，所述间隙区域的刻蚀速率降低，有利于保证凹槽不会位于凸起部和基底之间，从而保证凹槽被均匀填充。另外，中间区域的掺杂离子浓度较大，有利于减少需要注入的离子剂量，降低制造成本。附图说明一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的部件表示为类似的部件，除非有特别申明，附图中的图不构成比例限制。图1至图3是本技术实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；图4是本技术另一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；图5是本技术另一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；图6是本技术另一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；图7是本技术另一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；图8是本技术一实施例提供的半导体结构的剖面结构示意图。具体实施方式由
技术介绍
可知，现有技术中刻蚀出的凹槽形状与预设凹槽形状之间具有一定差异。为解决上述问题，本技术实施例提供了一种半导体结构的制作方法，在去除待刻蚀区域以形成凹槽之前，通过离子注入工艺提高待刻蚀区域以及其邻接区域的刻蚀选择比，进而保证刻蚀工艺的刻蚀精度。为使本技术实施例的目的、技术方案和有点更加清楚，下面将结合附图对本技术的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本技术各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下将结合附图对本技术实施例提供的半导体的制作方法进行详细说明。图1至图3为本技术实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图。参照图1，提供基底11，基底11上具有至少两个分立的凸起部12以及填充于相邻凸起部12之间的阻隔层13。其中，在基底11朝向凸起部12的方向上，凸起部12的顶部宽度大于底部宽度；凸起部12既可以是一个由单一材料组成的实心凸块，也可以是一个由多种材料组成的具有复杂结构的器件，例如为位线结构；且其材料可以是金属材料、非金属材料或者它们的结合。本实施例中，阻隔层13包括相邻接的待刻蚀区域132和间隙区域131，在垂直于基底11的方向上，间隙区域131位于凸起部12和基底11之间，间隙区域131与凸起部12接触；其中，阻隔层13的材料包括二氧化硅、硼磷硅玻璃、硼硅玻璃、低介电常数材料等介质材料。需要说明的是，相邻凸起部12之间具有至少一个待刻蚀区域132，当具有多个待刻蚀区域132时，多个待刻蚀区域132之间彼此分立。本实施例中，相邻凸起部12之间具有两个分立的待刻蚀区域132。此外，本实施例中，待刻蚀区域132的侧壁垂直于基底11，待刻蚀区域132在基底11上的正投影与凸起部12在基底11上的正投影边界接触；在其他实施例中，待刻蚀区域的侧壁与基底之间还可以成锐角或钝角；并且，待刻蚀区域在基底上的正投影与凸起部在基底上的正投影还可以部分重合。需要说明的是，本文所提到的“垂直”指的是“大致垂直”。“大致垂直”可以理解为，侧壁表面具有微小的凹凸结构，但该凹凸结构不影响对侧壁所在平面的界定。其中，待刻蚀区域132的深宽比为4：1～6：1，例如为4.5：1、5：1、5.5：1。参照图2，对待刻蚀区域132或间隙区域131中的至少一者进行离子注入工艺。本实施例中，对待刻蚀区域132进行离子注入工艺。具体地，在进行离子注入工艺之前，在阻隔层13和凸起部12表面形成掩膜层14，掩膜层14具有开口141，开口141暴露出待刻蚀区域132表面。其中，开口141的宽度d1与预先定义的待刻蚀区域132的顶部宽度d相等。需要说明的是，在其他实施例中，开口宽度还可以小于待刻蚀区域顶部宽度，此时，通过调整注入角度对待刻蚀区域进行离子注入，保证待刻蚀区域内任意位置都具有掺杂离子。本实施例中，掩膜层14的材料为光阻，掩膜层14的厚度为80～350nm，例如为85nm、200nm、300nm；在其他实施例中，掩膜层的材料还可以为硬掩膜，硬掩膜的硬度大于光阻的硬度。在形成掩膜层14后，通过开口141向待刻蚀区域132内注入适本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n基底以及位于所述基底上的至少两个分立的凸起部；/n阻隔层，所述阻隔层填充于相邻所述凸起部之间；其中，所述阻隔层包括间隙区域，在垂直于所述基底的方向上，所述间隙区域位于所述凸起部与所述基底之间；/n位于所述阻隔层内的凹槽，所述凹槽侧壁垂直于所述基底；或者，在远离所述基底的方向上，所述凹槽的宽度增大。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
基底以及位于所述基底上的至少两个分立的凸起部；
阻隔层，所述阻隔层填充于相邻所述凸起部之间；其中，所述阻隔层包括间隙区域，在垂直于所述基底的方向上，所述间隙区域位于所述凸起部与所述基底之间；
位于所述阻隔层内的凹槽，所述凹槽侧壁垂直于所述基底；或者，在远离所述基底的方向上，所述凹槽的宽度增大。


2.根据权利要求1所述的半导体结构，其特征在于，所述间隙区域内具有掺杂离子，所述掺杂离子用于降低所述间隙区域的刻蚀速率。


3.根据权利要求2所述的半导体结构，其特征在于，所述掺杂离子的类型包括砷、铟或铬。


4.根据权利要求1所述的半导体结构，其特征在于，在所述凸起部的排列方向上，相邻所述凸起部之间的阻隔层内具有两个分立的所述凹槽。


5.根据权利要求4所述的半导体结构，其特征在于，所...

【专利技术属性】
技术研发人员：杨健，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34