台阶刻蚀方法、系统、电子设备及计算机可读存储介质技术方案

本发明专利技术提供一种台阶刻蚀方法、系统、电子设备及计算机可读存储介质，包括：于半导体基板表面刻蚀出若干字线连接区域，于各字线连接区域的上表面形成掩膜层；对掩膜层的上表面、侧面进行刻蚀；实时侦测所述半导体基板第一区域的所述掩膜层的厚度，基于所述掩膜层的厚度获得第一区域的台阶刻蚀宽度；当所述第一区域的台阶刻蚀宽度达到预设值时停止刻蚀，基于所述掩膜层的图形对各字线连接区域的半导体基板进行刻蚀，以形成台阶。本发明专利技术的台阶刻蚀方法、系统、电子设备及计算机可读存储介质通过实时侦测台阶刻蚀宽度及时反馈并自动调整均匀度，减少工程师维护的时间，且操作简便，产品良率高，成本低廉。

Step etching method, system, electronic equipment and computer readable storage medium

【技术实现步骤摘要】
台阶刻蚀方法、系统、电子设备及计算机可读存储介质
本专利技术涉及半导体工艺领域，特别是涉及一种台阶刻蚀方法、系统、电子设备及计算机可读存储介质。
技术介绍
在摩尔定律的驱动下，存储器和逻辑芯片半导体制造商通过提高晶体管密度来减少产品成本、提升性能。3DNANDFlash技术因运而生，通过增加3DNAND芯片堆叠层数可线性地增加存储密度。3DNANDFlash是一种非易失性存储技术，也就是说当电源关掉，它所存储的数据不会消失；其具有读取、写入及擦除速度快，容量大，存储密度高等优点，被广泛应用于数据存储领域作为大量数据存储器。3DNANDFlash中字线通过台阶接触孔与后段金属相连，每一层台阶的字线接触孔彼此分开，以此实现各字线的电连接。因此，在制备3DNANDFlash芯片时需要逐层刻蚀形成台阶结构，台阶刻蚀的准确性很难控制；且现有的3DNAND台阶刻蚀工艺中，由于晶圆上不同位置的刻蚀条件不同导致台阶刻蚀宽度存在差异，而对于台阶刻蚀宽度的均匀度要求只能通过工程师手动去调节，具有一定的滞后性。如图1所示，同一晶圆不同位置的台阶刻蚀宽度不均匀，且随着制程腔时数的增加，台阶刻蚀宽度的均匀度越来越差，一旦均匀度变差就会导致OOC(Outofcontrol)问题，甚至发生OOS(Outofspecification，报废)的问题，直接影响产品良率和生产成本。因此，如何控制台阶刻蚀的可控性，进而提高台阶刻蚀过程中台阶刻蚀宽度的均匀度，提高产品良率，节约成本，已成为本领域技术人员亟待解决的问题之一。专利
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种台阶刻蚀方法、系统、电子设备及计算机可读存储介质，用于解决现有技术中台阶刻蚀可控性差、刻蚀宽度均匀度差，产品良率低，成本高等问题。为实现上述目的及其他相关目的，本专利技术提供一种台阶刻蚀方法，所述方法至少包括：提供一半导体基板，于所述半导体基板表面刻蚀出若干字线连接区域，于各字线连接区域的上表面形成掩膜层；对所述掩膜层的上表面及侧面进行刻蚀；实时侦测所述半导体基板第一区域的所述掩膜层的厚度，基于所述掩膜层的厚度获得第一区域的台阶刻蚀宽度；当所述第一区域的台阶刻蚀宽度达到预设值时停止刻蚀，基于所述掩膜层的图形对各字线连接区域的半导体基板进行刻蚀，以形成台阶。可选地，所述台阶刻蚀方法还包括：在刻蚀台阶的过程中，实时侦测所述半导体基板第二区域的所述掩膜层的厚度，进而获得所述半导体基板第二区域的台阶刻蚀宽度；当所述第二区域的台阶刻蚀宽度的偏差超出阈值时调整所述半导体基板第二区域的刻蚀速率。更可选地，所述第一区域为所述半导体基板的中心区域，所述第二区域为所述半导体基板的边缘区域。更可选地，所述半导体基板第二区域的偏差越大，所述半导体基板第二区域的刻蚀速率越慢。更可选地，建立所述第二区域的台阶刻蚀宽度的偏差值与所述半导体基板第二区域刻蚀速率的对应关系表，通过表格查找的方式获取对应的刻蚀速率。更可选地，调整所述半导体基板第二区域刻蚀速率的方法包括：基于所述第二区域的所述台阶刻蚀宽度的偏差值调整所述半导体基板第二区域对应的静电吸附盘温度。更可选地，采用终点侦测的方法获得所述掩膜层的厚度。更可选地，所述终点侦测的方法包括干涉式终点侦测或光谱反射终点侦测。更可选地，所述掩膜层包括光刻胶。更可选地，对所述光刻胶进行灰化处理以实现对所述光刻胶的刻蚀。为实现上述目的及其他相关目的，本专利技术还提供一种台阶刻蚀系统，所述台阶刻蚀系统至少包括：第一侦测探头，用于侦测刻蚀装置内半导体基板第一区域的掩膜层厚度；数据处理模块，连接所述第一侦测探头，获取所述第一侦测探头侦测到的掩膜层厚度，并计算第一区域的台阶刻蚀宽度；刻蚀控制模块，连接所述数据处理模块及所述刻蚀装置，当第一区域的台阶刻蚀宽度达到预设值时控制所述刻蚀装置停止刻蚀。可选地，所述台阶刻蚀系统还包括第二侦测探头，用于侦测刻蚀装置内半导体基板第二区域的掩膜层厚度；所述数据处理模块还连接所述第二侦测探头，获取所述第二侦测探头侦测到第二区域的掩膜层厚度计算第二区域的台阶刻蚀宽度，并基于第二区域的台阶刻蚀宽度的偏差值获取所述半导体基板第二区域刻蚀速率的调整量；所述刻蚀控制模块还基于所述数据处理模块输出的调整量控制所述刻蚀装置以调整第二区域的刻蚀速率。更可选地，所述第一区域为所述半导体基板的中心区域，所述第二区域为所述半导体基板的边缘区域。更可选地，所述第一侦测探头及所述第二侦测探头包括干涉式终点侦测探头或光谱反射终点侦测探头。更可选地，所述数据处理模块基于所述刻蚀控制模块对所述刻蚀装置的静电吸附盘温度进行调整。更可选地，所述台阶刻蚀系统还包括边缘环，所述边缘环设置于所述刻蚀装置内，环绕于所述半导体基板的外围，且与所述半导体基板的上表面齐平。为实现上述目的及其他相关目的，本专利技术还提供一种电子设备，所述电子设备至少包括：指令存储器和处理器；所述指令存储器和所述处理器之间互相通信连接，所述指令存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行上述台阶刻蚀方法。为实现上述目的及其他相关目的，本专利技术还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序用于实现上述台阶刻蚀方法。如上所述，本专利技术的台阶刻蚀方法、系统、电子设备及计算机可读存储介质，具有以下有益效果：1、本专利技术的台阶刻蚀方法、系统、电子设备及计算机可读存储介质实时侦测台阶刻蚀宽度，大大提高台阶刻蚀的可控性。2、本专利技术的台阶刻蚀方法、系统、电子设备及计算机可读存储介质通过实时侦测不同区域的台阶刻蚀宽度，进一步可自动调整台阶刻蚀宽度的均匀度，反馈及时，且产品良率大大提高。3、本专利技术的台阶刻蚀方法、系统、电子设备及计算机可读存储介质操作简便，减少工程师维护的时间，生产效率高，成本大大降低。附图说明图1显示为现有技术中的台阶刻蚀宽度的分布示意图。图2显示为本专利技术的台阶刻蚀方法流程示意图。图3显示为本专利技术的半导体基板的结构示意图。图4显示为本专利技术形成字线连接区域后的结构示意图。图5显示为本专利技术形成掩膜层的结构示意图。图6显示为本专利技术刻蚀掩膜层后的结构示意图。图7显示为本专利技术刻蚀出一级台阶后的结构示意图。图8显示为本专利技术完成台阶刻蚀后的结构示意图。图9显示为本专利技术的台阶刻蚀系统的一种结构示意图。图10显示为本专利技术的台阶刻蚀系统的另一种结构示意图。图11显示为本专利技术的电子设备的结构示意图。元件标号说明1半导体基板11衬底12氮化物与氧化物的叠层结构13字线连接区域2掩膜层3台阶刻蚀系统311第一侦测探头312第二侦测探头32数据处理模块33刻本文档来自技高网...

【技术保护点】
1.一种台阶刻蚀方法，其特征在于，所述台阶刻蚀方法包括：/n提供一半导体基板，于所述半导体基板表面刻蚀出若干字线连接区域，于各字线连接区域的上表面形成掩膜层；/n对所述掩膜层的上表面及侧面进行刻蚀；/n实时侦测所述半导体基板第一区域的所述掩膜层的厚度，基于所述掩膜层的厚度获得第一区域的台阶刻蚀宽度；/n当所述第一区域的台阶刻蚀宽度达到预设值时停止刻蚀，基于所述掩膜层的图形对各字线连接区域的半导体基板进行刻蚀，以形成台阶。/n

【技术特征摘要】
1.一种台阶刻蚀方法，其特征在于，所述台阶刻蚀方法包括：
提供一半导体基板，于所述半导体基板表面刻蚀出若干字线连接区域，于各字线连接区域的上表面形成掩膜层；
对所述掩膜层的上表面及侧面进行刻蚀；
实时侦测所述半导体基板第一区域的所述掩膜层的厚度，基于所述掩膜层的厚度获得第一区域的台阶刻蚀宽度；
当所述第一区域的台阶刻蚀宽度达到预设值时停止刻蚀，基于所述掩膜层的图形对各字线连接区域的半导体基板进行刻蚀，以形成台阶。


2.根据权利要求1所述台阶刻蚀方法，其特征在于：所述台阶刻蚀方法还包括：在刻蚀台阶的过程中，实时侦测所述半导体基板第二区域的所述掩膜层的厚度，进而获得所述半导体基板第二区域的台阶刻蚀宽度；
当所述第二区域的台阶刻蚀宽度的偏差超出阈值时调整所述半导体基板第二区域的刻蚀速率。


3.根据权利要求2所述台阶刻蚀方法，其特征在于：所述第一区域为所述半导体基板的中心区域，所述第二区域为所述半导体基板的边缘区域。


4.根据权利要求3所述的台阶刻蚀方法，其特征在于：所述半导体基板第二区域的偏差越大，所述半导体基板第二区域的刻蚀速率越慢。


5.根据权利要求2或3所述的台阶刻蚀方法，其特征在于：建立所述第二区域的台阶刻蚀宽度的偏差值与所述半导体基板第二区域刻蚀速率的对应关系表，通过表格查找的方式获取对应的刻蚀速率。


6.根据权利要求2或3所述的台阶刻蚀方法，其特征在于：调整所述半导体基板第二区域刻蚀速率的方法包括：基于所述第二区域的所述台阶刻蚀宽度的偏差值调整所述半导体基板第二区域对应的静电吸附盘温度。


7.根据权利要求1～6任意一项所述的台阶刻蚀方法，其特征在于：采用终点侦测的方法获得所述掩膜层的厚度。


8.根据权利要求7所述的台阶刻蚀方法，其特征在于：所述终点侦测的方法包括干涉式终点侦测或光谱反射终点侦测。


9.根据权利要求1～6任意一项所述的台阶刻蚀方法，其特征在于：所述掩膜层包括光刻胶。


10.根据权利要求9所述的台阶刻蚀方法，其特征在于：对所述光刻胶进行灰化处理以实现对所述光刻胶的刻蚀。


...

【专利技术属性】
技术研发人员：胡军，刘云飞，陈琳，曾最新，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42