半导体器件和电子设备制造技术

本公开的各实施例涉及半导体器件和及电子设备。布线基板的下表面包括：与安装在上表面上的半导体芯片重叠的第一区域，以及围绕第一区域并且与半导体芯片不重叠的第二区域。第一区域包括第三区域和围绕第三区域的第四区域，在第三区域中未布置多个外部端子，在第四区域中布置多个外部端子。多个外部端子包括布置在第一区域的第四区域中的多个端子，以及布置在第二区域中的多个端子。多个端子包括：用于向半导体芯片的核心电路提供电源电位的多个电源端子，以及用于向半导体芯片的核心电路提供基准电位的多个基准端子。

Semiconductor devices and electronic equipment

【技术实现步骤摘要】
半导体器件和电子设备相关申请的交叉引用2018年11月26日提交的日本专利申请号2018-219901的公开内容(包括说明书、附图和摘要)通过引用以其整体并入本文。
本专利技术涉及一种半导体器件，以及包括该半导体器件的电子设备，并且例如涉及一种半导体器件，在该半导体器件中，半导体芯片被安装在布线基板上，并且涉及可有效地应用于该半导体器件的技术。
技术介绍
在日本未审查的专利申请号11-145319中，公开了一种半导体器件，该半导体器件具有以下结构：其中在其上安装半导体芯片的布线基板中，在与多个焊球连接的下表面上安装半导体芯片的区域的相对侧未布置焊球。
技术实现思路
在球栅阵列(BGA)型半导体器件的情况下，其中诸如焊球的多个端子以矩阵形式布置在其上安装有半导体芯片的芯片安装表面的另一侧上，因为外部端子可以被布置在布线基板的安装表面上，所以球栅阵列(BGA)型半导体器件作为抑制半导体器件的安装面积增加，同时增加半导体器件的端子数目的一种解决方案是有效的。然而，布线基板容易出现翘曲变形，并且出现与该翘曲变本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n布线基板，具有上表面、形成在所述上表面上的多个第一端子、与所述上表面相对的下表面，以及多个第二端子，所述多个第二端子形成在所述下表面上并且与所述多个第一端子中的每个第一端子电连接；以及/n半导体芯片，具有前表面、形成在所述前表面上的多个电极焊盘、以及后表面，所述后表面与所述前表面相对，并且被安装在所述布线基板的所述上表面上，/n其中所述布线基板的所述下表面包括：与安装在所述上表面上的所述半导体芯片重叠的第一区域、以及围绕所述第一区域并且与所述半导体芯片不重叠的第二区域，/n其中所述第一区域包括第三区域和第四区域，在所述第三区域中未布置所述多个第二端子，所述第四区域...

【技术特征摘要】
20181126 JP 2018-2199011.一种半导体器件，包括：
布线基板，具有上表面、形成在所述上表面上的多个第一端子、与所述上表面相对的下表面，以及多个第二端子，所述多个第二端子形成在所述下表面上并且与所述多个第一端子中的每个第一端子电连接；以及
半导体芯片，具有前表面、形成在所述前表面上的多个电极焊盘、以及后表面，所述后表面与所述前表面相对，并且被安装在所述布线基板的所述上表面上，
其中所述布线基板的所述下表面包括：与安装在所述上表面上的所述半导体芯片重叠的第一区域、以及围绕所述第一区域并且与所述半导体芯片不重叠的第二区域，
其中所述第一区域包括第三区域和第四区域，在所述第三区域中未布置所述多个第二端子，所述第四区域围绕所述第三区域，并且在所述第四区域中布置所述多个第二端子，
其中所述多个第二端子包括：布置在所述第一区域的所述第四区域中的多个第一区域端子，以及布置在所述第二区域中的多个第二区域端子，
其中所述多个第一区域端子包括：用于向所述半导体芯片的电路提供第一电源电位的多个第一电源端子，以及用于向所述半导体芯片的电路提供基准电位的多个基准端子；并且
其中所述第三区域的面积为所述第一区域的面积的56％或56％以下。


2.根据权利要求1所述的半导体器件，
其中布置在所述第四区域中的所述多个第一电源端子的数目大于布置在所述第四区域中的所述多个基准端子的数目。


3.根据权利要求2所述的半导体器件，
其中与所述多个第一电源端子中的每个第一电源端子相邻布置的多个端子包括一个或多个基准端子。


4.根据权利要求3所述的半导体器件，
其中与所述多个第一电源端子中的每个第一电源端子相邻布置的多个端子包括一个或多个第一电源端子。


5.根据权利要求3所述的半导体器件，
其中所述第二区域包括第五区域，所述第五区域围绕所述第四区域的外围，其中在所述第五区域中，所述多个第二端子中包括的多个第五区域端子被布置成行，以便围绕所述第四区域的外围，并且所述多个第五区域端子包括所述多个第一电源端子和所述多个基准端子。


6.根据权利要求1所述的半导体器件，
其中所述多个第一区域端子的最大数目等于或大于36，并且等于或小于169，并且
其中所述第三区域的所述面积为所述第一区域的所述面积的25％或25％以下。


7.根据权利要求6所述的半导体器件，
其中所述第二区域包括第五区域，所述第五区域围绕所述第四区域的外围，
其中在第五区域中，所述多个第二端子中包括的多个第五区域端子被布置成行以便围绕所述第四区域的外围，并且所述多个第五区域端子包括所述多个基准端子，并且不包括所述多个第一电源端子。


8.一种电子设备，包括：
半导体封装，具有第一布线基板，以及安装在所述第一布线基板上的半导体芯片；以及
第二布线基板，安装在所述半导体封装上，
其中所述半导体封装包括：
所述第一布线基板，具有第一上表面、第一下表面、形成在所述第一上表面上的多个第一端子，以及多个第二端子，所述多个第二端子形成在所述第一下表面上并且与所述多个第一端子电连接；以及
半导体芯片，具有第一前表面、与所述第一前表面相对的第一后表面，以及安装在所述第一布线基板上的多个第一电极焊盘，
其中所述第二布线基板具有第二上表面、第二下表面，以及多个第三端子，所述多个第三端子形成在所述第二上表面上，并且分别与所述...

【专利技术属性】
技术研发人员：冈安义隆，仮屋崎修一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP