扇出型半导体封装件制造技术

本发明专利技术提供一种扇出型半导体封装件。所述扇出型半导体封装件包括：半导体芯片；包封剂，覆盖所述半导体芯片；连接结构，设置在所述半导体芯片的下方；以及第一金属图案层和第二金属图案层，设置在所述半导体芯片的不同高度上，其中，所述第一金属图案层设置为电连接到诸如框架的电连接构件，设置用于封装件的通过经过所述第二金属图案层的路径的在竖直方向上的电连接。

Fan out semiconductor package

【技术实现步骤摘要】
扇出型半导体封装件本申请要求于2018年11月16日在韩国知识产权局提交的第10-2018-0141648号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过整体引用被包含于此。
本公开涉及一种半导体封装件，例如，扇出型半导体封装件。
技术介绍
近年来与半导体芯片相关的技术开发中的主要趋势之一是减小组件的尺寸。因此，在封装领域中，根据随着对小型半导体芯片等的需求的激增，需要实现大量的具有小尺寸的引脚。为了满足这种需求，提出的半导体封装件技术中的一种是扇出型半导体封装件。扇出型半导体封装件可将电连接结构重新分布在其中设置有半导体芯片的区域之外，从而能够在保持小尺寸的同时实现大量引脚。另一方面，近来，为了改善高端智能手机产品的电特性并有效利用空间，并且应用包括不同半导体芯片的半导体封装件的层叠封装(POP)，需要在半导体封装件结构中形成背侧电路，并且对背侧电路的线和空间的需求根据芯片特性的增强和面积减小的需求而不断增加。
技术实现思路
本公开的一方面在于提供一种扇出型半导体封装件，该扇出型半导体封装件具有背侧电路，能够应用于层叠封装(POP)结构，能够确保优异的信号和功率特性，并且还能够确保产品的轻量化、纤薄化、缩短化和紧凑性。本公开的一方面在于提供设置在封装件的背侧上的不同高度上的第一金属图案层和第二金属图案层，其中，所述第一金属图案层设置为电连接到诸如框架的电连接构件，设置用于封装件的通过经过所述第二金属图案层的路径的在竖直方向上的电连接。根据本公开的一方面，一种扇出型半导体封装件包括：框架，具有通孔并且包括一个或更多个布线层；半导体芯片，设置在所述框架的所述通孔中；连接结构，设置在所述框架和所述半导体芯片中的每个的下方，并且包括一个或更多个重新分布层；包封剂，覆盖所述框架和所述半导体芯片中的每个的上表面，并且填充所述框架的所述通孔的壁表面和所述半导体芯片的侧表面之间的空间；第一金属图案层，设置在所述包封剂的上表面上；绝缘材料，设置在所述包封剂的上表面上并覆盖所述第一金属图案层；以及第二金属图案层，设置在所述绝缘材料的上表面上，其中，所述第一金属图案层位于所述第二金属图案层的下表面和所述框架的所述布线层之中的最上面的布线层的上表面之间的高度上，并且所述第一金属图案层通过经过所述第二金属图案层的路径电连接到所述最上面的布线层。根据本公开的另一方面，一种扇出型半导体封装件包括：连接结构，包括一个或更多个重新分布层；半导体芯片，设置在所述连接结构上，并具有电连接到所述重新分布层的连接垫；电连接构件，设置在所述连接结构上，并电连接到所述重新分布层以提供竖直电连接路径；包封剂，设置在所述连接结构上并且覆盖所述半导体芯片和所述电连接构件中的每个的至少一部分；第一金属图案层，设置在所述包封剂上；绝缘材料，设置在所述包封剂上并覆盖所述第一金属图案层；以及第二金属图案层，设置在所述绝缘材料上，其中，所述第一金属图案层位于所述第二金属图案层的下表面和所述电连接构件的上表面之间的高度上，并且所述第一金属图案层通过经过所述第二金属图案层的路径电连接到所述电连接构件。附图说明通过下面结合附图进行的详细描述，本公开的以上和其它方面、特征和优点将被更清楚地理解，在附图中：图1是示出电子装置系统的示例的示意性框图；图2是示出电子装置的示例的示意性透视图；图3A和图3B是示出扇入型半导体封装件在被封装之前和在被封装之后的状态的示意性剖视图；图4是示出扇入型半导体封装件的封装工艺的示意性剖视图；图5是示出扇入型半导体封装件安装在印刷电路板上并最终安装在电子装置的主板上的情况的示意性剖视图；图6是示出扇入型半导体封装件嵌入在印刷电路板中并最终安装在电子装置的主板上的情况的示意性剖视图；图7是示出扇出型半导体封装件的示意性剖视图；图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性剖视图；图9是示出扇出型半导体封装件的示例的示意性剖视图；图10至图13是示出图9的扇出型半导体封装件的示例制造过程的示意图；并且图14示意性示出了扇出型半导体封装件的另一示例。具体实施方式在下文中，将参照附图如下描述本公开的实施例。为清楚起见，可夸大或减小附图中的元件的形状和尺寸。电子装置图1是示意性地示出电子装置系统的示例的框图。参照附图，电子装置1000可包括主板1010。主板1010可物理连接和/或电连接到芯片相关组件1020、网络相关组件1030和其它组件1040。它们还可通过各种信号线1090与以下将描述的其它组件组合。芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等；应用处理器芯片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器、微控制器等；逻辑芯片等，诸如模数转换器、专用IC(ASIC)等，但不限于此，并且可包括其它类型的芯片相关组件。芯片相关组件1020可彼此组合。网络相关组件1030可包括Wi-Fi(IEEE802.11族等)、WiMAX(IEEE802.16族等)、IEEE802.20、长期演进LTE、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPS、GPRS、CDMA、TDMA、DECT、蓝牙、3G、4G、5G、无线LAN以及如之后指定的任意其它无线协议和有线协议，但不限于此，并且可进一步包括任意其它各种无线标准或协议或者有线标准或协议。网络相关组件1030也可与芯片相关组件1020组合。其它组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)，但不限于此，并且可包括用于各种其它目的的其它无源组件。其它组件1040除了可与芯片相关组件1020和/或网络相关组件1030组合之外，还可彼此组合。根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其它组件。其它组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储装置(例如，硬盘驱动器)(未示出)、光盘(CD)(未示出)和数字通用光盘(DVD)(未示出)等，但不限于此，并且根据电子装置1000的类型，可包括用于各种目的的其它组件。电子装置1000可以是智能电话、个人数字助理、数字摄像机、数码相机、网络系统、计算机、监视器、平板计算机、膝上型计算机、上网本、电视机、视频游戏机、智能手表、汽车组件等，但不限于此，并且可以是处理数据的任意其它电子装置。图2是示意性地示出电子装置的示本文档来自技高网...

【技术保护点】
1.一种扇出型半导体封装件，包括：/n框架，具有通孔并且包括一个或更多个布线层；/n半导体芯片，设置在所述框架的所述通孔中；/n连接结构，设置在所述框架和所述半导体芯片中的每个的下方，并且包括一个或更多个重新分布层；/n包封剂，覆盖所述框架和所述半导体芯片中的每个的上表面，并且填充所述框架的所述通孔的壁表面和所述半导体芯片的侧表面之间的空间；/n第一金属图案层，设置在所述包封剂的上表面上；/n绝缘材料，设置在所述包封剂的上表面上并覆盖所述第一金属图案层；以及/n第二金属图案层，设置在所述绝缘材料的上表面上，/n其中，所述第一金属图案层位于所述第二金属图案层的下表面和所述框架的所述布线层之中的最上面的布线层的上表面之间的高度上，并且/n所述第一金属图案层通过经过所述第二金属图案层的路径电连接到所述最上面的布线层。/n

【技术特征摘要】
20181116 KR 10-2018-01416481.一种扇出型半导体封装件，包括：
框架，具有通孔并且包括一个或更多个布线层；
半导体芯片，设置在所述框架的所述通孔中；
连接结构，设置在所述框架和所述半导体芯片中的每个的下方，并且包括一个或更多个重新分布层；
包封剂，覆盖所述框架和所述半导体芯片中的每个的上表面，并且填充所述框架的所述通孔的壁表面和所述半导体芯片的侧表面之间的空间；
第一金属图案层，设置在所述包封剂的上表面上；
绝缘材料，设置在所述包封剂的上表面上并覆盖所述第一金属图案层；以及
第二金属图案层，设置在所述绝缘材料的上表面上，
其中，所述第一金属图案层位于所述第二金属图案层的下表面和所述框架的所述布线层之中的最上面的布线层的上表面之间的高度上，并且
所述第一金属图案层通过经过所述第二金属图案层的路径电连接到所述最上面的布线层。


2.根据权利要求1所述的扇出型半导体封装件，所述扇出型半导体封装件还包括：
第一金属过孔，穿过所述绝缘材料并且使所述第一金属图案层和所述第二金属图案层电连接；以及
第二金属过孔，穿过所述绝缘材料和所述包封剂并且使所述第二金属图案层和所述最上面的布线层电连接，
其中，所述路径依次穿过所述第一金属过孔、所述第二金属图案层和所述第二金属过孔或者依次穿过所述第二金属过孔、所述第二金属图案层和所述第一金属过孔。


3.根据权利要求2所述的扇出型半导体封装件，其中，在所述第一金属图案层和所述最上面的布线层之间不存在使所述第一金属图案层和所述最上面的布线层直接连接的金属过孔。


4.根据权利要求2所述的扇出型半导体封装件，其中，所述第二金属过孔高于所述第一金属过孔。


5.根据权利要求1所述的扇出型半导体封装件，其中，所述第一金属图案层比所述最上面的布线层薄。


6.根据权利要求1所述的扇出型半导体封装件，其中，所述第一金属图案层比所述第二金属图案层薄。


7.根据权利要求6所述的扇出型半导体封装件，其中，所述第二金属图案层比所述最上面的布线层薄。


8.根据权利要求1所述的扇出型半导体封装件，其中，所述第一金属图案层包括接地图案，而不包括信号图案，
所述第二金属图案层包括接地图案和信号图案，并且
所述最上面的布线层包括接地图案和信号图案。


9.根据权利要求8所述的扇出型半导体封装件，其中，所述第一金属图案层的接地图案通过经过所述第二金属图案层的接地图案的路径电连接到所述最上面的布线层的接地图案。


10.根据权利要求8所述的扇出型半导体封装件，其中，所述第一金属图案层的覆盖所述包封剂的上表面的平面区域大于所述第二金属图案层的覆盖所述绝缘材料的上表面的平面区域。


11.根据权利要求1所述的扇出型半导体封装件，其中，所述半导体芯片具有其上设置有电连接到所述重新分布层的连接垫的有效表面和与所述有效表面相对的无效表面，并且
所述有效表面与所述连接结构接触。


12.根据权利要求1所述的扇出型半导体封装...

【专利技术属性】
技术研发人员：金俊成，李斗焕，朴振嫙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR