半导体封装件及其制造方法技术

半导体封装件及其制造方法。一种制造半导体封装件的方法可以包括在基板主体的表面上形成镀覆层。可以在镀覆层上形成电路抗蚀剂图案和监测抗蚀剂图案，并且可以使用电路抗蚀剂图案和监测抗蚀剂图案作为蚀刻掩模来蚀刻镀覆层，从而形成电路图案和监测图案的子图案。在用于形成电路图案和监测图案的子图案之后通过检查剩余在基板主体上的监测图案的子图案的数量，可以监测电路图案的残留率。半导体芯片可以使用内部连接器接合到电路图案。

Semiconductor package and its manufacturing method

【技术实现步骤摘要】
半导体封装件及其制造方法
本公开涉及半导体封装件及其制造方法。
技术介绍
在半导体封装件的制造中，已经广泛地使用凸块来将封装基板连接到半导体芯片。凸块接合到封装基板以将封装基板电连接到半导体芯片。可能需要加热工艺来将凸块接合到封装基板。然而，加热工艺可能导致封装基板翘曲。如果封装基板翘曲，则一些凸块会从封装基板上脱离，从而导致封装基板和半导体芯片之间的电断开。
技术实现思路
根据实施方式，提供了一种制造半导体封装件的方法。该方法包括在基板主体的第一表面上形成第一镀覆层，并且在第一镀覆层上形成第一电路抗蚀剂图案和第一监测抗蚀剂图案，第一监测抗蚀剂图案中的每一个具有不同的宽度。使用第一电路抗蚀剂图案和第一监测抗蚀剂图案作为蚀刻掩模来蚀刻第一镀覆层，从而形成第一电路图案和第一监测图案。第一监测图案形成为包括经蚀刻的子图案。通过检查第一监测图案中剩余在基板主体的第一表面上的经蚀刻的子图案的数量，来监测第一电路图案的第一残留率。根据另一实施方式，提供了一种制造半导体封装件的方法。该方法包括提供上面形成有第一种子层的基板主体。第一种子层形成在基板主体的第一表面上。在第一种子层上形成第一电路抗蚀剂图案和第一监测抗蚀剂图案，第一监测抗蚀剂图案包括具有不同宽度的第一监测开口。第一电路抗蚀剂图案形成为提供第一电路开口。在第一电路开口中形成第一电路镀覆层图案并且在第一监测开口中形成第一监测镀覆层图案。第一监测镀覆层图案对应于经镀覆的子图案。去除第一电路抗蚀剂图案和第一监测抗蚀剂图案以露出第一种子层的部分。选择性地去除第一种子层的露出的部分。通过检查在基板主体的第一表面上剩余的经镀覆的子图案的数量来监测第一电路镀覆层图案的第一残留率。通过使用内部连接器将半导体芯片接合到第一电路镀覆层图案。根据又一实施方式，半导体封装件包括：形成在基板主体的第一表面上的第一电路图案；形成在基板主体的第二表面上的第二电路图案，该第二表面位于基板主体的第一表面的相对侧；以及形成在基板主体的第一表面上包括具有不同宽度的第一组子图案的第一监测图案。第一组子图案的数量指示第一电路图案的第一残留率。第二监测图案包括形成在基板主体的第二表面上的具有不同宽度的第二组子图案。第二组子图案的数量指示第二电路图案的第二残留率。第二组子图案构成第二监测图案。半导体芯片通过内部连接器接合到第二电路图案。附图说明图1是例示普通半导体封装件的连接故障的示意图。图2是例示根据实施方式的半导体封装件的截面图。图3是例示根据实施方式的半导体封装件中采用的监测图案的布局的平面图。图4至图9是例示根据实施方式的制造半导体封装件的方法的截面图。图10至图12是例示根据实施方式的半导体封装件中采用的监测图案的剩余图案的形状的平面图。图13是例示根据实施方式的半导体封装件中采用的监测图案的剩余图案的形状的截面图。图14至图21是例示根据另一实施方式的制造半导体封装件的方法的截面图。图22和图23是例示根据实施方式的半导体封装件中采用的监测图案的布局的平面图。图24是例示采用包括根据实施方式的半导体封装件的存储卡的电子系统的框图。图25是例示包括根据实施方式的半导体封装件的另一电子系统的框图。具体实施方式本文使用的术语可以对应于考虑到它们在实施方式中的功能而选择的词，并且术语的含义可以被解释为根据实施方式所属领域的普通技术人员而不同。如果进行了详细定义，则可以根据定义解释术语。除非另外定义，否则本文使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常理解的含义相同的含义。应当理解，尽管本文可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开，但不用于仅定义元件本身或表示特定顺序。还应理解，当元件或层称为在另一元件或层“上”、“上方”、“下”、“下方”或“外部”时，该元件或层可以与另一元件或层直接接触，或者可以存在中间元件或层。用于描述元件或层之间的关系的其他词语应以类似的方式解释(例如，“在……之间”与“直接在……之间”或者“相邻”与“直接相邻”之间)。诸如“之下”、“下方”、“下部”、“上方”、“上部”、“顶部”、“底部”等空间相对术语可用于描述元件和/或特征与另一个元件和/或特征的关系，例如，如图中所示。应当理解，空间相对术语旨在包括除了图中所示的方向之外的装置在使用和/或操作中的不同方向。例如，当图中的装置翻转时，被描述为在其他元件或特征以下和/或之下的元件将被定向在另一元件或特征上方。装置可以以其他方式定向(旋转90度或在其他方向)，并且相应地解释本文使用的空间相对描述符。在以下实施方式中，半导体封装件可以包括诸如半导体芯片或半导体管芯之类的电子装置。半导体芯片或半导体管芯可以通过使用切片工艺将诸如晶圆之类的半导体基板分离成多个片来获得。半导体芯片可以对应于存储器芯片、逻辑芯片(包括专用集成电路(ASIC)芯片)或片上系统(SoC)。存储器芯片可以包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存电路、NOR型闪存电路、磁随机存取存储器(MRAM)电路、电阻随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片可以包括集成在半导体基板上的逻辑电路。可以在诸如移动电话之类的通信系统、与生物技术或医疗保健相关联的电子系统、或可穿戴电子系统中采用半导体封装件。在整个说明书中，相同的附图标记指代相同的元件。即使没有参照一附图提及或描述一附图标记，也可以参照另一附图来提及或描述该附图标记。另外，即使附图中未示出一附图标记，也可以参照另一附图来提及或描述该附图标记。图1是例示普通半导体封装件40的连接故障的示意图。参照图1，可以通过将半导体芯片20安装在封装基板10上来制造普通半导体封装件40。封装基板10可以是印刷电路板(PCB)。封装基板10可以被配置为包括基板主体10B、第一电路图案11、第二电路图案13、第一介电层14和第二介电层16。第一电路图案11和第二电路图案13可以构成将半导体芯片20电连接到外部装置或外部系统的基板电路。第一电路图案11和第二电路图案13可以是包括铜材料的导电图案。第一电路图案11可以形成在基板主体10B的第一表面17(对应于底表面)上。第二电路图案13可以形成在基板主体10B的第二表面18(对应于顶表面)上。与第二电路图案13相比，第一电路图案11可以设置在基板主体10B的相对表面上。半导体芯片20可以安装在基板主体10B的第二表面18上。内部连接器30可以设置在半导体芯片20的表面上，并且内部连接器30可以接合到第二电路图案13。内部连接器30可以是凸块。外部连接器(未示出)可以设置在基板主体10B的第一表面17上。外部连接器可以是附接到第一电路图案11的本文档来自技高网...

【技术保护点】
1.一种制造半导体封装件的方法，该方法包括以下步骤：/n在基板主体的第一表面上形成第一镀覆层；/n在所述第一镀覆层上形成第一电路抗蚀剂图案和第一监测抗蚀剂图案，所述第一监测抗蚀剂图案中的每一个具有不同的宽度；/n使用所述第一电路抗蚀剂图案和所述第一监测抗蚀剂图案作为蚀刻掩模来蚀刻所述第一镀覆层，以形成第一电路图案和第一监测图案，其中，所述第一监测图案被形成为包括经蚀刻的子图案；/n通过检查所述基板主体的所述第一表面上剩余的所述第一监测图案的所述经蚀刻的子图案的数量，来监测所述第一电路图案的第一残留率。/n

【技术特征摘要】
20181123 KR 10-2018-01462971.一种制造半导体封装件的方法，该方法包括以下步骤：
在基板主体的第一表面上形成第一镀覆层；
在所述第一镀覆层上形成第一电路抗蚀剂图案和第一监测抗蚀剂图案，所述第一监测抗蚀剂图案中的每一个具有不同的宽度；
使用所述第一电路抗蚀剂图案和所述第一监测抗蚀剂图案作为蚀刻掩模来蚀刻所述第一镀覆层，以形成第一电路图案和第一监测图案，其中，所述第一监测图案被形成为包括经蚀刻的子图案；
通过检查所述基板主体的所述第一表面上剩余的所述第一监测图案的所述经蚀刻的子图案的数量，来监测所述第一电路图案的第一残留率。


2.根据权利要求1所述的方法，其中，通过将具有不同宽度的监测图案的布局的图像转印到所述第一镀覆层上来形成所述第一监测抗蚀剂图案。


3.根据权利要求1所述的方法，其中，所述方法还包括将附接到半导体芯片的内部连接器接合到所述第一电路图案。


4.根据权利要求3所述的方法，其中，在将所述内部连接器接合到所述第一电路图案的步骤之前，进行以下步骤：
在所述基板主体的第二表面上形成第二镀覆层，所述第二表面位于所述基板主体的所述第一表面的相对侧；
在所述第二镀覆层上形成第二电路抗蚀剂图案和第二监测抗蚀剂图案，其中，通过将监测图案的布局的图像转印到所述第二镀覆层上来形成所述第二监测抗蚀剂图案；
使用所述第二电路抗蚀剂图案和所述第二监测抗蚀剂图案作为蚀刻掩模来蚀刻所述第二镀覆层，以形成第二电路图案和第二监测图案，其中，所述第二监测图案被形成为包括经蚀刻的子图案；以及
通过检查所述基板主体的所述第二表面上剩余的所述第二监测图案的所述经蚀刻的子图案的数量来监测所述第二电路图案的第二残留率。


5.根据权利要求4所述的方法，其中，所述第二监测图案被形成为在平面图中与所述第一监测图案交叠。


6.根据权利要求4所述的方法，其中，当所述第一残留率和所述第二残留率之间的差在允许范围内时，执行将所述内部连接器接合到所述第一电路图案的步骤。


7.根据权利要求6所述的方法，其中，所述允许范围被设置为6％。


8.根据权利要求1所述的方法，
其中，所述监测图案的子图案包括第一子图案至第M子图案，其中，'M'是等于或大于2的自然数；并且
其中，所述第一子图案至所述第M子图案当中的第N子图案被设计为具有所述第一子图案的宽度的'N'倍的宽度，其中，'N'表示大于1且小于(M+1)的自然数。


9.根据权利要求1所述的方法，其中，所述监测图案的子图案被设计为每当所述第一电路图案的所述第一残留率减小预定单位值时被蚀刻并被逐一顺序地去除。


10.根据权利要求1所述的方法，其中，所述监测图案的子图案被设计为并排设置并彼此间隔开的线形图案。


11.根据权利要求1所述的方法，
其中，所述监测图案的子图案被设计为线形图案；并且
其中，当从平面图观察时，所述监测图案的所述子图案的第一端在相同点处彼此连接，并且所述子图案的第二端彼此间隔开。


12.根据权利要求1所述的方法，
其中，所述监测图案的子图案被设计为线形图案；并且
其中，所述子图案彼此连接以在平面图中提供多边形闭环形状。


13.根据权利要求1所述的方法，该方法还包括以下步骤：在形成所述第一镀覆层之前在所述基板主体的所述第一表面上形成第一种子层。


14.一种制造半导体封装件的...

【专利技术属性】
技术研发人员：崔亨硕，徐铉哲，金胜桓，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR