优化BGA封装芯片核电源分配网络阻抗的PCB结构制造技术

本实用新型专利技术公开了一种优化BGA封装芯片核电源分配网络阻抗的PCB结构，包括PCB本体，所述PCB本体上设置有电源过孔和地过孔，其特征在于，所述电源过孔和所述地过孔的直径均为10‑12.8mil，所述PCB本体上的BGA封装芯片的管脚与所述电源过孔和所述地过孔连接的管脚连接走线宽度均为16.5‑21mil。与传统做法相比，本实用新型专利技术不需要修改电容数量、容值的配置，仅通过调整BGA的电源过孔和地过孔的过孔孔径及管脚与过孔连接的走线线宽等设计环节，即可提升该电源分配网络的电源完整性，在降低设计成本的同时，极大提高了设计效率，且BGA封装芯片规模越大，核电源分配网络的管脚数量越多，对PDN阻抗的优化效果越明显。

Optimizing the PCB structure of the distribution network impedance of BGA core power supply

【技术实现步骤摘要】
优化BGA封装芯片核电源分配网络阻抗的PCB结构
本技术涉及一种优化BGA封装芯片核电源分配网络阻抗的PCB结构。
技术介绍
印制电路板(PrintedCircuitBoard，PCB板)又称印刷电路板，是电子产品的物理支撑以及信号传输的重要组成部分。随着BGA(BallGridArray，球栅阵列)封装的数字芯片集成度和时钟频率的增加，电源分配网络(PowerDeliveryNetwork，PDN)中产生的电源噪声对电路性能的影响日益显现，同时为兼顾芯片低功耗的需求，BGA芯片核电源呈现电压越来越低、电流越来越大的趋势，进一步增加了电源完整性(PowerIntegrity，PI)设计的挑战。电源分配网络(PDN)阻抗典型的设计思路基于目标阻抗法。目标阻抗定义为系统容忍的最大噪声电压与最大瞬态电流的比值，目标阻抗用下式表示：Ztarget＝ΔVmax/ΔImax；其中，Ztarget表示目标阻抗，ΔVmax表示最大噪声要求，ΔImax表示最大瞬态电流。在我们关心的频段内控制PDN阻抗小于目标阻抗，即可使ΔVmax满足电源噪声要求。目前常见的BGA芯片核心电源PDN阻抗优化方式是对去耦电容的配置(数量、容值)进行反复仿真-调整迭代，工作量较大且效率不高。
技术实现思路
为了克服现有的技术的不足,本技术提供了一种优化BGA封装芯片核电源分配网络阻抗的PCB结构。本技术技术方案如下所述：一种优化BGA封装芯片核电源分配网络阻抗的PCB结构，包括PCB本体，所述PCB本体上设置有电源过孔和地过孔，其特征在于，所述电源过孔和所述地过孔的直径均为10-12.8mil。进一步的，所述PCB本体上的BGA封装芯片的管脚与所述电源过孔和所述地过孔连接的管脚连接走线宽度均为16.5-21mil。进一步的，所述PCB本体的表面层上的同网络的所述管脚、所述电源过孔及所述地过孔相互连接。进一步的，所述PCB本体的BGA封装芯片的相邻PIN中心间距为1.0mm。进一步的，所述电源过孔和所述地过孔的直径均为12mil。进一步的，所述管脚连接走线宽度均为20mil。根据上述结构的本技术，其有益效果在于，与传统做法相比，本技术不需要修改电容数量、容值的配置，仅通过调整BGA的电源过孔和地过孔的过孔孔径及管脚与过孔连接的走线线宽等设计环节，即可提升该电源分配网络的电源完整性，在降低设计成本的同时，极大提高了设计效率。且BGA封装芯片规模越大，核电源分配网络的管脚数量越多，对PDN阻抗的优化效果越明显。【附图说明】图1为本技术所述PCB本体的表面层的俯视结构示意图。图2为本技术与传统设计的PDN阻抗曲线仿真对比图。在图中，1、PCB本体；2、电源过孔；3、地过孔；4、管脚；5、管脚连接走线。【具体实施方式】为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本技术。需要说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以直接或者间接位于该另一个部件上。当一个部件被称为“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置为基于附图所示的方位或位置，仅是为了便于描述，不能理解为对本技术方案的限制。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。如图1所示，一种优化BGA封装芯片核电源分配网络阻抗的PCB结构，包括PCB本体1，PCB本体1上设置有电源过孔2和地过孔3，电源过孔2和地过孔3的直径均为12mil，PCB本体1上的BGA封装芯片的管脚4与电源过孔2和地过孔3连接的管脚连接走线5宽度均为20mil，PCB本体1的表面层上的同网络的管脚4、电源过孔2及地过孔3尽可能相互连接。在本实施例中，PCB本体的BGA封装芯片的相邻PIN中心间距为1.0mm。传统设计下，电源过孔和地过孔的直径均为8mil，PCB本体上的BGA封装芯片的管脚与电源过孔和地过孔连接的管脚连接走线宽度均为15mil。本实施例中，电源过孔和地过孔的直径可增大为10-12.8mil，相比传统设计增大25-60％，增加孔径可以减小电源、地过孔对的回路电感，通过感抗的减小进而减小PDN阻抗；PCB本体上的BGA封装芯片的管脚与电源过孔和地过孔连接的管脚连接走线宽度可增大为16.5-21mil，相比传统设计均增大25-60％，增加线宽可以减小走线的寄生电感，通过感抗的减小进而减小PDN阻抗。相邻PIN中心间距为1.0mm的BGA封装最常见，但对于其他规格的BGA，例如0.8BGA、1.25BGA等，本技术也同样适用。相对于1.0mm的BGA，传统设计中，PIN中心间距相对较小的BGA封装的过孔孔径和线宽会相应减小，PIN间距相对较大的BGA封装的过孔孔径和线宽会相应增加。但对于PIN中心间距不小于1.0mm的BGA封装，电源过孔和地过孔的直径相比传统设计增大25-60％，PCB本体上的BGA封装芯片的管脚与电源过孔和地过孔连接的管脚连接走线宽度相比传统设计均增大25-60％均适用；而对于PIN中心间距小于1.0mm的BGA封装，由于空间限制，仅PCB本体上的BGA封装芯片的管脚与电源过孔和地过孔连接的管脚连接走线宽度相比传统设计均增大25-60％适用。请参阅图2，根据某BGA封装芯片核电源设计要求，PCB板级PDN阻抗关注频段为100KHz到10MHz(对于BGA封装芯片的电源，低频段有VRM滤波，而芯片内部有封装内去耦电容和片上电容负责高频去耦)。对比传统设计和本技术的PDN阻抗仿真曲线可知，本技术的PDN阻抗满足目标阻抗的频段更宽，比传统设计增加了2.5MHz左右的频段宽度，相当于提升了25％的系统裕量。应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本技术所附权利要求的保护范围。上面结合附图对本技术专利进行了示例性的描述，显然本技术专利的实现并不受上述方式的限制，只要采用了本技术专利的方法构思和技术方案进行的各种改进，或未经改进将本技术专利的构思和技术方案直接应用于其它场合的，均在本技术的保护范围内。本文档来自技高网...

【技术保护点】
1.一种优化BGA封装芯片核电源分配网络阻抗的PCB结构，包括PCB本体，所述PCB本体上设置有电源过孔和地过孔，其特征在于，所述电源过孔和所述地过孔的直径均为10-12.8mil。/n

【技术特征摘要】
1.一种优化BGA封装芯片核电源分配网络阻抗的PCB结构，包括PCB本体，所述PCB本体上设置有电源过孔和地过孔，其特征在于，所述电源过孔和所述地过孔的直径均为10-12.8mil。


2.如权利要求1所述的一种优化BGA封装芯片核电源分配网络阻抗的PCB结构，其特征在于，所述PCB本体上的BGA封装芯片的管脚与所述电源过孔和所述地过孔连接的管脚连接走线宽度均为16.5-21mil。


3.如权利要求2所述的一种优化BGA封装芯片核电源分配网络阻抗的PCB结构，其特征在于，所述PCB本体的表面层上的...

【专利技术属性】
技术研发人员：姜杰，肖勇超，吴均，
申请(专利权)人：深圳市一博科技股份有限公司，
类型：新型
国别省市：广东;44