包括通孔的集成电路器件及其形成方法技术

提供了集成电路器件及其形成方法。形成集成电路器件的方法可以包括：在衬底上形成第一绝缘层和第一导电层，并在第一绝缘层上选择性地形成第二绝缘层。第一绝缘层可以包括凹部，且第一导电层可以在第一绝缘层的凹部中。第二绝缘层可以包括暴露第一导电层的表面的第一开口。该方法还可以包括：在第二绝缘层和第一导电层上形成第三绝缘层；形成延伸穿过第三绝缘层并暴露第一导电层的第二开口；以及在第二开口中形成第二导电层。

Integrated circuit device including through hole and its forming method

【技术实现步骤摘要】
包括通孔的集成电路器件及其形成方法相关申请的交叉引用本申请要求2018年11月6日在USPTO提交的美国临时申请序列号62/756,246以及2019年8月2日在USPTO提交的美国非临时申请序列号16/530,075的优先权，上述申请的公开内容通过引用整体并入本文。
本公开涉及电子领域，更具体地，涉及半导体器件。
技术介绍
自对准通孔(SAV)结构已经被引入以通过提供具有高蚀刻选择性的层来增强通孔和相邻的导电层之间的电隔离。然而，在高密度集成电路器件中，SAV结构可能无法有效地在通孔和相邻的导电层之间提供电隔离。
技术实现思路
根据本专利技术构思的一些实施例，形成集成电路器件的方法可以包括：在衬底上形成第一绝缘层和第一导电层，并在第一绝缘层上选择性地形成第二绝缘层。第一绝缘层可以包括凹部，且第一导电层可以在第一绝缘层的凹部中。第二绝缘层可以包括暴露第一导电层的表面的第一开口。该方法还可以包括：在第二绝缘层和第一导电层上形成第三绝缘层；形成延伸穿过第三绝缘层并暴露第一导电层的第二开口；以及在第二开口中形成第二导电层。根据本专利技术构思的一些实施例，形成集成电路器件的方法可以包括在衬底上形成第一绝缘层和第一导电层，以及在第一导电层上形成阻挡层。第一绝缘层可以包括凹部，且第一导电层可以在第一绝缘层的凹部中。阻挡层可以暴露第一绝缘层的表面。该方法还可以包括：在第一绝缘层上形成第二绝缘层，并且第二绝缘层可以暴露阻挡层的表面。该方法还可以包括：移除阻挡层以在第二绝缘层中形成开口；在移除阻挡层之后在第二绝缘层和第一导电层上形成第三绝缘层；以及形成延伸穿过第三绝缘层的第二导电层。第二导电层可以接触第一导电层。根据本专利技术构思的一些实施例，形成集成电路器件的方法可以包括在衬底上形成第一绝缘层和第一导电层。第一绝缘层可以包括凹部，第一导电层可以在第一绝缘层的凹部中，并且第一绝缘层可以暴露第一导电层的上表面。该方法还可以包括移除第一导电层的上部，并且在第一绝缘层上选择性地形成第二绝缘层。第二绝缘层可以暴露第一导电层的在移除第一导电层的上部之后保留的表面。该方法还可以包括在第二绝缘层和第一导电层上形成第三绝缘层；并且形成延伸穿过第三绝缘层以接触第一导电层的第二导电层。附图说明图1是示出了根据本专利技术构思的一些实施例的形成集成电路器件的方法的流程图。图2至图9是示出了根据本专利技术构思的一些实施例的形成集成电路器件的方法的横截面图。图10和图11是示出了根据本专利技术构思的一些实施例的形成集成电路器件的方法的横截面图。图12是示出了根据本专利技术构思的一些实施例的形成集成电路器件的方法的流程图。图13至图14是示出了根据本专利技术构思的一些实施例的形成集成电路器件的方法的横截面图。具体实施方式图1是示出了根据本专利技术构思的一些实施例的形成集成电路器件的方法的流程图。图2至图9是示出了根据本专利技术构思的一些实施例的形成集成电路器件的方法的横截面图。参考图1和图2，方法可以包括在衬底10上形成第一绝缘层20和第一导电层28(框210)。衬底10可以包括一个或多个半导体材料，例如，Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC和/或InP。在一些实施例中，衬底10可以是体衬底(例如，体硅衬底)或绝缘体上半导体(SOI)衬底。在一些实施例中，第一导电层28可以是在后端(BEOL)工艺期间形成的金属线。因此，虽然图2示出第一绝缘层20接触衬底10，但是应理解的是在衬底10和第一绝缘层20之间可以存在各种中间元件。第一绝缘层20可以在其中包括凹部22，并且第一导电层28可以在凹部22中。第一绝缘层20可以是多孔层或致密层。例如，第一绝缘层20可以包括低K材料、超低K材料、SiCOH、SiO2、SiN、SiCON、SiCN、AlO、AlN、SiOC和/或SiON。在一些实施例中，第一导电层28可以包括多个层。例如，第一导电层28可以包括第一扩散屏障层24、第一衬里层25和第一核心导电层26。第一扩散屏障层24可以沿着凹部22的表面具有均匀的厚度，如图2所示。在一些实施例中，第一衬里层25可以沿着第一扩散屏障层24的表面具有均匀的厚度，如图2所示。第一衬里层25和第一核心导电层26中的每个可以包括金属，例如Cu、Co、Ru、Mn、Nb和/或Mo。在一些实施例中，第一衬里层25可以包括第一核心导电层26所包括的材料。此外，第一扩散屏障层24可以包括Ta、TaN、Ti和/或TiN，并且可以使用例如物理气相沉积(PVD)工艺、原子层沉积(ALD)工艺、化学气相沉积(CVD)工艺和/或电镀工艺形成。参考图1、图3和图4，方法还可以包括移除第一导电层28的上部(框230-1)。在一些实施例中，第一衬里层25和第一核心导电层26的上部可以同时被移除，如图3中所示。在移除第一衬里层25和第一核心导电层26的上部之后，第一扩散屏障层24的上部可以被移除，如图4中所示。应理解的是，“同时被移除”指的是在相同的制造步骤中、在近似(但不一定精确地)相同的时间处、或在时间上至少部分地重叠的并行步骤中被移除。应理解的是，第一衬里层25和第一核心导电层26的上部可以在移除第一扩散屏障层24的上部之后被移除。在一些实施例中，第一扩散屏障层24、第一衬里层25和第一核心导电层26的上部可以同时被移除。可以通过湿法蚀刻工艺和/或干法蚀刻工艺来执行去除第一扩散屏障层24、第一衬里层25和第一核心导电层26的上部。参考图1和图5，方法可以包括在第一绝缘层20上选择性地形成第二绝缘层32(框230-2)。例如，第二绝缘层32可以包括低K材料、超低K材料、SiCOH、SiO2、SiN、SiCON、SiCN、AlO、AlN、SiOC和/或SiON。由于第二绝缘层32选择性地形成在第一绝缘层20上，第二绝缘层32可以不形成在第一扩散屏障层24、第一衬里层25和第一核心导电层26上。因此，第二绝缘层32可以包括第一开口34，该第一开口34暴露第一扩散屏障层24、第一衬里层25和第一核心导电层26，如图5所示。在一些实施例中，第二绝缘层32可以接触第一绝缘层20。在移除第一扩散屏障层24、第一衬里层25和第一核心导电层26的上部之后，第一开口34可以在竖直方向上具有深度d1，并且第一扩散屏障层24可以在竖直方向上具有厚度d2。竖直方向可以是衬底10和第一绝缘层20可以堆叠的方向。在一些实施例中，深度d1与厚度d2的比率可以是1∶2至1∶3。应理解的是，第二绝缘层32可以增加第一开口34的深度d1。在一些实施例中，可以省略移除第一扩散屏障层24、第一衬里层25和第一核心导电层26的上部，并且可以仅通过形成第二绝缘层32来形成第一开口34。当仅通过形成第二绝缘层32来形成第一开口34时，第二绝缘层32可以具有与第一开口34的深度d1的值相同的厚度。在一些实施例中，可以在形成第二绝缘层32之后执行移除第一扩散屏障层24、第一衬里层25和第一核心导电层26的上部。本文档来自技高网...

【技术保护点】
1.一种形成集成电路器件的方法，所述方法包括：/n在衬底上形成第一绝缘层和第一导电层，所述第一绝缘层包括凹部，并且所述第一导电层在所述第一绝缘层的所述凹部中；/n在所述第一绝缘层上选择性地形成第二绝缘层，所述第二绝缘层包括暴露所述第一导电层的表面的第一开口；/n在所述第二绝缘层和所述第一导电层上形成第三绝缘层；/n形成延伸穿过所述第三绝缘层并暴露所述第一导电层的第二开口；以及/n在所述第二开口中形成第二导电层。/n

【技术特征摘要】
20181106 US 62/756,246;20190802 US 16/530,0751.一种形成集成电路器件的方法，所述方法包括：
在衬底上形成第一绝缘层和第一导电层，所述第一绝缘层包括凹部，并且所述第一导电层在所述第一绝缘层的所述凹部中；
在所述第一绝缘层上选择性地形成第二绝缘层，所述第二绝缘层包括暴露所述第一导电层的表面的第一开口；
在所述第二绝缘层和所述第一导电层上形成第三绝缘层；
形成延伸穿过所述第三绝缘层并暴露所述第一导电层的第二开口；以及
在所述第二开口中形成第二导电层。


2.根据权利要求1所述的方法，还包括：在形成所述第三绝缘层之前移除所述第一导电层的上部。


3.根据权利要求2所述的方法，其中在选择性地形成所述第二绝缘层之前，执行移除所述第一导电层的所述上部。


4.根据权利要求1所述的方法，其中形成所述第一导电层包括：形成扩散屏障层和第一核心导电层；以及
其中所述方法还包括：在形成所述第三绝缘层之前移除所述扩散屏障层的上部。


5.根据权利要求4所述的方法，其中在选择性地形成所述第二绝缘层之前，执行移除所述扩散屏障层的所述上部，以及
其中选择性地形成第二绝缘层包括：在从中移除所述扩散屏障层的所述上部的空间中形成所述第二绝缘层的一部分。


6.根据权利要求1所述的方法，还包括：在形成所述第三绝缘层之前，在所述第二绝缘层上形成蚀刻停止层。


7.根据权利要求1所述的方法，其中所述第二导电层接触所述第一导电层。


8.根据权利要求7所述的方法，其中所述衬底的上表面比所述第二绝缘层的最上端更靠近所述第二导电层的最下端。


9.一种形成集成电路器件的方法，所述方法包括：
在衬底上形成第一绝缘层和第一导电层，所述第一绝缘层包括凹部，并且所述第一导电层在所述第一绝缘层的所述凹部中；
在所述第一导电层上形成阻挡层，所述阻挡层暴露所述第一绝缘层的表面；
在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层暴露所述阻挡层的表面；
移除所述阻挡层以在所述第二绝缘层中形成开口；
在移除所述阻挡层之后，在所述第二绝缘层和所述第一导电层上形成第三绝缘层；以及
形成延...

【专利技术属性】
技术研发人员：金永培，哈索诺·西姆卡，李钟弦，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR