封装结构及其制造方法技术

一种封装结构包括第一重布线路结构、第二重布线路结构、半导体管芯、波导结构及天线。半导体管芯夹置于所述第一重布线路结构与所述第二重布线路结构之间且电耦合到所述第一重布线路结构及所述第二重布线路结构。所述波导结构位于所述半导体管芯旁边且电耦合到所述半导体管芯，其中所述波导结构包括所述第一重布线路结构的一部分、所述第二重布线路结构的一部分及多个第一穿孔，所述多个第一穿孔中的每一者连接到所述第一重布线路结构的所述一部分及所述第二重布线路结构的所述一部分。所述天线位于所述半导体管芯上，其中所述第二重布线路结构夹置于所述天线与所述半导体管芯之间，且所述天线经由所述波导结构来与所述半导体管芯电连通。

Packaging structure and manufacturing method

【技术实现步骤摘要】
封装结构及其制造方法
本专利技术实施例是有关于一种封装结构及其制造方法。
技术介绍
半导体装置及集成电路通常是在单个半导体晶片上制造。在晶片级工艺中，可对晶片的管芯进行加工并与其他半导体装置(例如，天线)或其他管芯封装在一起，且用于晶片级封装的各种技术已被开发。
技术实现思路
本专利技术实施例提供一种封装结构包括第一重布线路结构、第二重布线路结构、半导体管芯、波导结构及天线。半导体管芯夹置于所述第一重布线路结构与所述第二重布线路结构之间且电耦合到所述第一重布线路结构及所述第二重布线路结构。所述波导结构位于所述半导体管芯旁边且电耦合到所述半导体管芯，其中所述波导结构包括所述第一重布线路结构的一部分、所述第二重布线路结构的一部分及多个第一穿孔，所述多个第一穿孔中的每一者连接到所述第一重布线路结构的所述一部分及所述第二重布线路结构的所述一部分。所述天线位于所述半导体管芯上，其中所述第二重布线路结构夹置于所述天线与所述半导体管芯之间，且所述天线经由所述波导结构来与所述半导体管芯电连通。附图说明结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1到图12是根据本公开一些示例性实施例的封装结构的制造方法中的各个阶段的示意性剖视图。图13是根据本公开一些示例性实施例的封装结构中的波导结构的示意性三维部分放大立体图。图14是示出根据本公开一些示例性实施例的封装结构的天线、波导结构及半导体管芯之间的相对位置的示意性俯视图。图15到图17是根据本公开一些示例性实施例的封装结构的制造方法中的各个阶段的示意性剖视图。图18是根据本公开一些示例性实施例的封装结构中的隔离结构的示意性三维部分放大立体图。图19是示出根据本公开一些示例性实施例的封装结构的天线、隔离结构及半导体管芯之间的相对位置的示意性俯视图。图20、图21、图22及图23是示出根据本公开一些示例性实施例的封装结构的天线、隔离结构及半导体管芯之间的相对位置的各种态样的示意性俯视图。图24是根据本公开一些示例性实施例的封装结构的示意性剖视图。图25是根据本公开一些示例性实施例的封装结构中的隔离结构的示意性三维部分放大立体图。图26是示出根据本公开一些示例性实施例的封装结构的天线、隔离结构及半导体管芯之间的相对位置的示意性俯视图。图27、图28、图29及图30是示出根据本公开一些示例性实施例的封装结构的天线、隔离结构及半导体管芯之间的相对位置的各种态样的示意性俯视图。[符号的说明]10、20、30：封装结构112：载体114：剥离层118、150：重布线路结构118a、152：介电层118b、154：金属化层120、202：穿孔120a、140a’：顶表面130：半导体管芯130a：有源表面130b：接垫130c：钝化层130d：导电柱130e：保护层130f：背侧表面140：绝缘包封件140’：绝缘包封件160：球下金属(UBM)图案170：导电元件180：包封体190、190a、190b、190c、190d：天线200a、200b：隔离结构204、206：连接结构CH：通道CM：连接材料D1、D2、D3：距离DA：偶极天线HD：固持装置I-I’：剖面线L1、L2：长度O1、O2、OP：开口S1：第一侧S2：第二侧T1：厚度WS、WS1、WS2、WS3、WS4、WS5、WS6：波导结构X、Y、Z：方向具体实施方式以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件、值、操作、材料、排列形式等的具体实例来简化本公开内容。当然，这些仅为实例而并非旨在进行限制。也涵盖其他组件、值、操作、材料、排列形式等。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中在第一特征与第二特征之间可形成附加特征、从而使得第一特征与第二特征可能不直接接触的实施例。另外，本公开可在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简明及清晰的目的，而其自身并不表示所论述的各种实施例和/或配置之间的关系。此外，为易于说明，本文中可能使用例如“在...下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征相对于另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有另外的取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。另外，为易于说明，本文中可使用例如“第一”、“第二”、“第三”、“第四”等用语来阐述图中所示的相似或不同的元件或特征，且这些用语可依据存在的次序或说明的上下文而互换地使用。本公开也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(three-dimensional，3D)封装或三维集成电路(three-dimensionalintegratedcircuit，3DIC)装置进行验证测试。所述测试结构可例如包括在重布线层中或在衬底上形成的测试接垫，以使得能够对3D封装或3DIC进行测试、对探针和/或探针卡(probecard)进行使用等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包括对已知良好管芯(knowngooddie)进行中间验证的测试方法来使用，以提高良率(yield)并降低成本。图1到图12是根据本公开一些示例性实施例的封装结构的制造方法中的各个阶段的示意性剖视图。图13是根据本公开一些示例性实施例的封装结构中的波导结构的示意性三维部分放大立体图。图14是示出根据本公开一些示例性实施例的封装结构的天线、波导结构及半导体管芯之间的相对位置的示意性俯视图，其中图1到图12是沿图14所示剖面线I-I’截取的示意性剖视图。在示例性实施例中，制造方法是晶片级封装工艺的一部分。应注意，本文所述的工艺步骤涵盖用于制作封装结构的制造工艺的一部分。实施例旨在提供进一步的解释，而不是用于限制本公开的范围。在图1到图12中，示出一个(半导体)芯片或管芯来表示晶片的多个(半导体)芯片或管芯，且示出封装结构10来表示例如在制造方法之后获得的封装结构。在其他实施例中，示出两个(半导体)芯片或管芯来表示晶片的多个(半导体)芯片或管芯，且示出一个或多个封装结构来表示在(半导体)制造方法之后获得的本文档来自技高网...

【技术保护点】
1.一种封装结构，其特征在于，包括：/n第一重布线路结构及第二重布线路结构；/n至少一个半导体管芯，夹置于所述第一重布线路结构与所述第二重布线路结构之间且电耦合到所述第一重布线路结构及所述第二重布线路结构；/n至少一个波导结构，位于所述至少一个半导体管芯旁边且电耦合到所述至少一个半导体管芯，其中所述至少一个波导结构包括：/n所述第一重布线路结构的一部分；/n所述第二重布线路结构的一部分；以及/n多个第一穿孔，所述多个第一穿孔中的每一者连接到所述第一重布线路结构的所述一部分及所述第二重布线路结构的所述一部分；以及/n天线，位于所述至少一个半导体管芯上，其中所述第二重布线路结构夹置于所述天线与所述至少一个半导体管芯之间，且所述天线经由所述至少一个波导结构来与所述至少一个半导体管芯电连通。/n

【技术特征摘要】
20181030 US 62/752,372;20181120 US 16/197,3341.一种封装结构，其特征在于，包括：
第一重布线路结构及第二重布线路结构；
至少一个半导体管芯，夹置于所述第一重布线路结构与所述第二重布线路结构之间且电耦合到所述第一重布线路结构及所述第二重布线路结构；
至少一个波导结构，位于所述至少一个半导体管芯旁边...

【专利技术属性】
技术研发人员：许森贵，潘信瑜，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71