集成芯片及其形成方法技术

本申请的各个实施例针对集成芯片，该集成芯片包括由无空隙介电结构分隔开的存储器单元。在一些实施例中，在通孔介电层上形成一对存储器单元结构，其中存储器单元结构由单元间区域分隔开。形成覆盖存储器单元结构和通孔介电层的单元间填充层，并且单元间填充层还填充单元间区域。使单元间填充层凹陷，直到单元间填充层的顶面低于该对存储器单元结构的顶面，并且部分地清除单元间区域。形成覆盖存储器单元结构和单元间填充层的互连介电层，互连介电层还填充单元间区域的清除部分。本发明专利技术的实施例还涉及集成芯片的形成方法。

Integrated chip and its forming method

【技术实现步骤摘要】
集成芯片及其形成方法
本专利技术的实施例涉及集成芯片及其形成方法。
技术介绍
许多现代电子器件包括非易失性存储器。非易失性存储器是能够在没有电力的情况下存储数据的电子存储器。下一代非易失性存储器的有希望的候选者是电阻式随机存取存储器(RRAM)。RRAM具有相对简单的结构，消耗小的单元面积，具有低开关电压，具有快速切换时间，并且与互补金属氧化物半导体(CMOS)逻辑制造工艺兼容。
技术实现思路
本专利技术的实施例提供了一种形成集成芯片的方法，包括：在通孔介电层上形成一对存储器单元结构，其中，所述存储器单元结构由单元间区域分隔开；沉积覆盖存储器单元结构和所述通孔介电层的单元间填充层，并且所述单元间填充层还填充所述单元间区域；使所述单元间填充层凹陷，直到所述单元间填充层的顶面低于所述一对存储器单元结构的顶面，并且部分地清除所述单元间区域；以及沉积覆盖存储器单元结构和所述单元间填充层的互连介电层，所述互连介电层还填充所述单元间区域的清除部分。本专利技术的另一实施例提供了一种集成芯片，包括：一对线；第一存储器单元结构和第二存本文档来自技高网...

【技术保护点】
1.一种形成集成芯片的方法，包括：/n在通孔介电层上形成一对存储器单元结构，其中，所述存储器单元结构由单元间区域分隔开；/n沉积覆盖存储器单元结构和所述通孔介电层的单元间填充层，并且所述单元间填充层还填充所述单元间区域；/n使所述单元间填充层凹陷，直到所述单元间填充层的顶面低于所述一对存储器单元结构的顶面，并且部分地清除所述单元间区域；以及/n沉积覆盖存储器单元结构和所述单元间填充层的互连介电层，所述互连介电层还填充所述单元间区域的清除部分。/n

【技术特征摘要】
20181023 US 62/749,328;20190204 US 16/266,2591.一种形成集成芯片的方法，包括：
在通孔介电层上形成一对存储器单元结构，其中，所述存储器单元结构由单元间区域分隔开；
沉积覆盖存储器单元结构和所述通孔介电层的单元间填充层，并且所述单元间填充层还填充所述单元间区域；
使所述单元间填充层凹陷，直到所述单元间填充层的顶面低于所述一对存储器单元结构的顶面，并且部分地清除所述单元间区域；以及
沉积覆盖存储器单元结构和所述单元间填充层的互连介电层，所述互连介电层还填充所述单元间区域的清除部分。


2.根据权利要求1所述的方法，其中，所述单元间区域的高度与宽度的比率大于2：1，并且其中，所述单元间填充层和所述互连介电层在所述单元间区域处没有形成空隙。


3.根据权利要求1所述的方法，其中，使用正硅酸乙酯前体通过亚大气压化学气相沉积(SA-CVD)工艺沉积所述单元间填充层。


4.根据权利要求1所述的方法，其中，所述互连介电层以比所述单元间填充层更慢的速率沉积。


5.根据权利要求1所述的方法，其中，所述一对存储器单元结构包括第一存储器单元结构，其中，所述单元间填充层在所述第一存储器单元结构的第一侧上具有第一厚度，并且还在所述第一存储器单元结构的第二侧上具有第二厚度，其中，所述第二侧与所述第一侧相对并且面向所述单元间区域，并且其中，所述第二厚度大于所述第一厚度。


6.根据权利要求5所述的方法，其中，所述凹陷从所述第一存储器单元结构的所述第一侧而非所述第二侧完全去除所述单元间填充层。


7.根据权利要求1所述的方法，还包括：
在所述单元间填充层上方以第一速率沉积互连介电衬垫，其中，所述...

【专利技术属性】
技术研发人员：陈侠威，朱文定，廖钰文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71