集成芯片及其形成方法技术

本申请的各个实施例针对集成芯片，该集成芯片包括由无空隙介电结构分隔开的存储器单元。在一些实施例中，在通孔介电层上形成一对存储器单元结构，其中存储器单元结构由单元间区域分隔开。形成覆盖存储器单元结构和通孔介电层的单元间填充层，并且单元间填充层还填充单元间区域。使单元间填充层凹陷，直到单元间填充层的顶面低于该对存储器单元结构的顶面，并且部分地清除单元间区域。形成覆盖存储器单元结构和单元间填充层的互连介电层，互连介电层还填充单元间区域的清除部分。本发明专利技术的实施例还涉及集成芯片的形成方法。

Integrated chip and its forming method

【技术实现步骤摘要】
集成芯片及其形成方法
本专利技术的实施例涉及集成芯片及其形成方法。
技术介绍
许多现代电子器件包括非易失性存储器。非易失性存储器是能够在没有电力的情况下存储数据的电子存储器。下一代非易失性存储器的有希望的候选者是电阻式随机存取存储器(RRAM)。RRAM具有相对简单的结构，消耗小的单元面积，具有低开关电压，具有快速切换时间，并且与互补金属氧化物半导体(CMOS)逻辑制造工艺兼容。
技术实现思路
本专利技术的实施例提供了一种形成集成芯片的方法，包括：在通孔介电层上形成一对存储器单元结构，其中，所述存储器单元结构由单元间区域分隔开；沉积覆盖存储器单元结构和所述通孔介电层的单元间填充层，并且所述单元间填充层还填充所述单元间区域；使所述单元间填充层凹陷，直到所述单元间填充层的顶面低于所述一对存储器单元结构的顶面，并且部分地清除所述单元间区域；以及沉积覆盖存储器单元结构和所述单元间填充层的互连介电层，所述互连介电层还填充所述单元间区域的清除部分。本专利技术的另一实施例提供了一种集成芯片，包括：一对线；第一存储器单元结构和第二存储器单元结构，位于所述线上方；单元间填充层，将所述第一存储器单元结构和所述第二存储器单元结构分隔开并且具有凹陷在所述第一存储器单元结构的顶面下方的顶面，其中，所述单元间填充层位于面向所述第二存储器单元结构的所述第一存储器单元结构的第一侧上，但不在所述第一存储器单元结构的与所述第一侧相对的第二侧上；以及互连介电层，位于所述第一存储器单元结构和所述第二存储器单元结构以及所述单元间填充层上面，并且还朝向所述单元间填充层的顶面延伸到所述第一存储器单元结构的顶面下方。本专利技术的又一实施例提供了一种集成芯片，包括：一对线；第一存储器单元结构和第二存储器单元结构，位于所述线上；单元间填充层，位于所述第一存储器单元结构和所述第二存储器单元结构上面，并且填充直接位于所述第一存储器单元结构和所述第二存储器单元结构之间的单元间区域，其中，所述单元间填充层在所述单元间区域处具有比所述第一存储器单元结构和所述第二存储器单元结构的顶部处更大的厚度；互连介电层，位于所述单元间填充层上面，其中，所述互连介电层的介电常数小于所述单元间填充层的介电常数；导线，嵌入所述互连介电层中；以及通孔，从所述导线延伸穿过所述单元间填充层到所述第一存储器单元结构。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比率绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A和图1B示出了包括由无空隙介电结构分隔开的存储器单元结构的集成芯片的一些实施例的截面图。图2示出了图1A的集成芯片的一些更详细实施例的截面图。图3A至图3E示出了图2的集成芯片的一些替代实施例的截面图。图4A和图4B示出了集成芯片的一些实施例的截面图，其中单晶体管单电阻器(1T1R)单元结构包括图1A和图1B的存储器单元结构。图5示出集成芯片的一些实施例的顶部布局，集成芯片包括由无空隙介电结构分隔开的存储器单元结构的阵列。图6A和图6B示出了图5的集成芯片的一些实施例的截面图。图7至图17示出了用于形成集成芯片的方法的一些实施例的一系列截面图，该集成芯片包括由无空隙介电结构分隔开的存储器单元结构。图18示出了图7至图17的方法的一些实施例的框图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚的目的，各个部件可以以不同的比率任意地绘制。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。用于形成电阻式随机存取存储器(RRAM)阵列的方法可以例如包括：在多个行和多个列中形成多个RRAM单元结构；沉积覆盖RRAM单元结构的互连介电层；以及形成嵌入互连介电层并沿RRAM阵列的各列延伸的导线。导线与各列中的RRAM单元结构的顶部电极电耦合，并且例如可以是字线或位线，这取决于RRAM阵列的存储器架构。互连介电层可以例如是或包括极低k(ELK)介电材料或一些其他合适的介电材料。ELK介电材料可以例如具有小于约2.5、2.0的介电常数或一些其他合适值。该方法的挑战在于互连介电层在相邻RRAM单元结构之间具有凹痕，因为相邻RRAM单元结构之间的高度较低。因为位线形成为嵌入到互连介电层中，所以位线与凹痕共形，因此沿着各列具有向下的突起。向下突起的宽度从顶部到底部减小，因此底部表面具有小的曲率半径。小的曲率半径增加了电场强度，因此增加了介电击穿的可能性。该方法的另一个挑战是RRAM阵列的行方向间距小，并且沿着行分隔开RRAM单元结构的单元间区域具有高纵横比(即，高度与高度的高比率)。由于高纵横比，互连介电层在单元间区域形成空隙。空隙是电绝缘的，但具有比互连介电层低的介电常数。因此，空隙具有比互连介电层更高的介电击穿可能性。此外，空隙与向下突起相邻，因此由于向下突起处的高电场强度而导致介电击穿的风险增加。在RRAM单元结构的使用期间，可以在RRAM单元结构上施加高电压以设置和重置RRAM单元结构。高电压、空隙、向下突起和ELK介电材料可能有助于介电击穿，从而有助于单元间区域的泄漏路径。泄漏路径可以从导线延伸，并且因此从顶部电极延伸到RRAM单元结构，穿过向下突起、互连介电层和空隙延伸到RRAM单元结构的底部电极。泄漏路径可能进而导致读取和/或写入干扰，并因此导致RRAM阵列的可靠性降低。本申请的各种实施例涉及一种用于形成集成芯片的方法，该集成芯片包括由无空隙介电结构分隔开的存储器单元。例如，存储器单元可以是RRAM单元或一些其他合适的存储器单元。在一些实施例中，该方法包括：形成一对存储器单元结构，其中存储器单元结构由具有高纵横比(HAR)的单元间区域分隔开；形成覆盖存储器单元结构的单元间填充层，并进一步填充单元间区域，其中通过HAR沉积工艺形成单元间填充层；使单元间填充层凹陷，直到单元间填充层的上表面低于存储器单元结构的上表面，并且单元间区域被部分清除；形成覆盖存储器单元结构和单元间填充层的互连介电层，并进一步填充单元间区域的清除部分。例如，HAR可以是高度与宽度之本文档来自技高网...

【技术保护点】
1.一种形成集成芯片的方法，包括：/n在通孔介电层上形成一对存储器单元结构，其中，所述存储器单元结构由单元间区域分隔开；/n沉积覆盖存储器单元结构和所述通孔介电层的单元间填充层，并且所述单元间填充层还填充所述单元间区域；/n使所述单元间填充层凹陷，直到所述单元间填充层的顶面低于所述一对存储器单元结构的顶面，并且部分地清除所述单元间区域；以及/n沉积覆盖存储器单元结构和所述单元间填充层的互连介电层，所述互连介电层还填充所述单元间区域的清除部分。/n

【技术特征摘要】
20181023 US 62/749,328;20190204 US 16/266,2591.一种形成集成芯片的方法，包括：
在通孔介电层上形成一对存储器单元结构，其中，所述存储器单元结构由单元间区域分隔开；
沉积覆盖存储器单元结构和所述通孔介电层的单元间填充层，并且所述单元间填充层还填充所述单元间区域；
使所述单元间填充层凹陷，直到所述单元间填充层的顶面低于所述一对存储器单元结构的顶面，并且部分地清除所述单元间区域；以及
沉积覆盖存储器单元结构和所述单元间填充层的互连介电层，所述互连介电层还填充所述单元间区域的清除部分。


2.根据权利要求1所述的方法，其中，所述单元间区域的高度与宽度的比率大于2：1，并且其中，所述单元间填充层和所述互连介电层在所述单元间区域处没有形成空隙。


3.根据权利要求1所述的方法，其中，使用正硅酸乙酯前体通过亚大气压化学气相沉积(SA-CVD)工艺沉积所述单元间填充层。


4.根据权利要求1所述的方法，其中，所述互连介电层以比所述单元间填充层更慢的速率沉积。


5.根据权利要求1所述的方法，其中，所述一对存储器单元结构包括第一存储器单元结构，其中，所述单元间填充层在所述第一存储器单元结构的第一侧上具有第一厚度，并且还在所述第一存储器单元结构的第二侧上具有第二厚度，其中，所述第二侧与所述第一侧相对并且面向所述单元间区域，并且其中，所述第二厚度大于所述第一厚度。


6.根据权利要求5所述的方法，其中，所述凹陷从所述第一存储器单元结构的所述第一侧而非所述第二侧完全去除所述单元间填充层。


7.根据权利要求1所述的方法，还包括：
在所述单元间填充层上方以第一速率沉积互连介电衬垫，其中，所述...

【专利技术属性】
技术研发人员：陈侠威，朱文定，廖钰文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71