基于铁电隧道结的阻变存储器及阻变存储器的写入方法技术

本发明专利技术公开了一种基于铁电隧道结的阻变存储器及阻变存储器的写入方法，将金属电极设置为阻变存储器的上电极、且将半导体基底设置为阻变存储器的下电极，构成“金属电极/铁电隧穿层/半导体基底”型的铁电隧道结。铁电隧道结在脉冲电压的调控下实现非易失的超快铁电极化翻转，阻态转变速度可快至亚纳秒量级，在工业集成电路要求的高温测试下仍可正常工作，且阻变存储器的写入电流密度低而具有低功耗的优势；通过施加不同脉冲电压得到的极化状态不同，通过调控隧穿势垒的高度和宽度形成不同的隧穿电阻状态，从而可在单个存储单元中实现更多的非易失的存储状态，使阻变存储器具有超快速度、低功耗、多阻态、非易失等优势，提高阻变存储器的可靠性。

The write method of resistive memory and resistive memory based on ferroelectric tunnel junction

【技术实现步骤摘要】
基于铁电隧道结的阻变存储器及阻变存储器的写入方法
本专利技术涉及存储器
，更为具体的说，涉及一种基于铁电隧道结的阻变存储器及阻变存储器的写入方法。
技术介绍
随着移动智能终端、人工智能、物联网等新信息技术的快速发展，人们对于从多渠道获得的海量信息的存储需求不断增加，开发存储速度快、功耗低、存储密度高的非易失信息存储技术已经成为信息产业发展的关键。作为下一代的新型存储技术，相变存储器(PhaseChangeRandomAccessMemory，PCRAM)和磁阻存储器(MagneticRandomAccessMemory，MRAM)都具有写入电流密度大的问题，而阻变存储器(ResistiveRandomAccessMemory，RRAM)同样具有可靠性不足的问题。
技术实现思路
有鉴于此，本专利技术提供了一种基于铁电隧道结的阻变存储器及阻变存储器的写入方法，有效解决现有技术存在的技术问题，提高阻变存储器的可靠性。为实现上述目的，本专利技术提供的技术方案如下：一种基于铁电隧道结的阻变存储器，包括：半导体基底；设置于所述半导体基底一表面上的铁电隧穿层；设置于所述铁电隧穿层背离所述半导体基底一侧表面上的多个金属电极。可选的，所述半导体基底材料为Nb掺杂的SrTiO3单晶或n型Si。可选的，所述铁电隧穿层的材料为BaTiO3，或者BiFeO3，或者PbZr1-xTixO3，其中，x不小于0.08且不大于1，或者掺杂元素的HfO2，所述掺杂元素为La、Zr、Al或Si。可选的，所述铁电隧穿层的厚度范围为0.4nm-5nm，包括端点值。可选的，所述金属电极的功函数大于所述半导体基底的电子亲和势。可选的，所述金属电极的材料为Pt、Au、Cu、Ti或Ag。相应的，本专利技术还提供了一种阻变存储器的写入方法，所述阻变存储器为上述的基于铁电隧道结的阻变存储器，其中，所述写入操作方法包括：对所述阻变存储器的半导体基底及金属电极施加脉冲电压，实现电阻存储状态的写入。可选的，采用包括脉冲信号发生器对所述阻变存储器的半导体基底及金属电极施加脉冲电压。相较于现有技术，本专利技术提供的技术方案至少具有以下优点：本专利技术提供了一种基于铁电隧道结的阻变存储器及阻变存储器的写入方法，包括：半导体基底；设置于所述半导体基底一表面上的铁电隧穿层；设置于所述铁电隧穿层背离所述半导体基底一侧表面上的多个金属电极。由上述内容可知，本专利技术提供的技术方案，将金属电极设置为阻变存储器的上电极、且将半导体基底设置为阻变存储器的下电极，进而构成“金属电极/铁电隧穿层/半导体基底”型的铁电隧道结。本专利技术提供的铁电隧道结在脉冲电压的调控下可实现非易失的超快铁电极化翻转，相应的阻态转变速度可快至亚纳秒量级，同时在工业集成电路要求的高温测试下仍然可以正常工作，并且阻变存储器的写入电流密度低而具有低功耗的优势；以及，通过施加不同脉冲电压得到的极化状态不同，通过调控隧穿势垒的高度和宽度形成不同的隧穿电阻状态，从而可在单个存储单元中实现更多的非易失的存储状态，使得阻变存储器具有超快速度、低功耗、多阻态、非易失等优势，提高了阻变存储器的可靠性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术实施例提供的一种基于铁电隧道结的阻变存储器的结构示意图；图2为本专利技术实施例提供的在脉冲电压脉宽为td＝600ps下，铁电隧道结电阻随外加脉冲电压变化的回滞曲线图；图3为本专利技术实施例提供的在脉冲电压脉宽为td＝600ps下，施加不同脉冲电压得到的5个可分辨的电阻状态及阻态转换重复特性示意图；图4为本专利技术实施例提供的在一个存储单元中实现的32个可分辨的电阻状态保持特性示意图；图5为本专利技术实施例提供的在脉冲电压脉宽为td＝600ps，温度为85℃下，电阻状态之间转换的重复特性示意图；图6为本专利技术实施例提供的在脉冲电压脉宽为td＝600ps，温度为85℃下，电阻状态保持特性示意图；图7为本专利技术实施例提供的在高温下(150℃、175℃、200℃、225℃)，电阻状态保持特性示意图；图8为本专利技术实施例提供的在高温下(150℃、175℃、200℃、225℃)，高低阻态电阻比值约一个数量级情况下保持时间随温度变化关系示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。正如
技术介绍
所述，相变存储器和磁阻存储器都具有写入电流密度大的问题，而阻变存储器同样具有可靠性不足的问题。但是，铁电存储器是一种利用电压调控铁电材料极化状态来存储信息的非易失存储器，具有速度快、写入电流小、稳定性好的优势，早期电容式铁电存储器(FerroelectricRandomAccessMemory，FeRAM)使用电荷作为存储媒介，其中铁电材料厚度在几十到几百纳米，存在破坏性读取、难以小型化。铁电隧道结通常采用厚度较小的铁电隧穿层，通过测试铁电层不同极化状态时的隧穿电阻的大小读取存储的信息，很好地解决了FeRAM电荷读取带来的问题。因此，利用基于铁电隧道结的阻变存储器有望实现速度快、功耗低、存储密度高的非易失信息存储。基于此，本专利技术提供了一种基于铁电隧道结的阻变存储器及阻变存储器的写入方法，有效解决现有技术存在的技术问题，提高阻变存储器的可靠性。为实现上述目的，本专利技术提供的技术方案如下，具体结合图1至图8对本专利技术提供的技术方案进行详细的描述。参考图1所示，为本专利技术提供的一种基于铁电隧道结的阻变存储器的结构示意图，其中，阻变存储器包括：半导体基底100；设置于所述半导体基底100一表面上的铁电隧穿层200；设置于所述铁电隧穿层200背离所述半导体基底100一侧表面上的多个金属电极300。可以理解的，本专利技术提供的阻变存储器，铁电隧穿层在金属电极和半导体基底之间电场的作用下，会产生非易失的超快铁电极化翻转，通过铁电极化改变半导体基底和铁电隧穿层的界面电荷分布，使得半导体基底界面处电子积累或耗尽，从而改变隧穿势垒的高度和宽度形成不同的隧穿电阻状态，进而实现超快信息写入且写入电流密度低的特性。以及，对半导体基底和金属电极施加不同电压得到的极化状态不同，进而可在单个存储单元(即每一金属电极及其相对应处的铁电隧穿层的部分和半导体基底的部分为一个存储单元)中实现多个非易失的存储状态。由上述内容可知，本专利技术提供的技术方案，将金属电极设置为阻变存储器的上电极、且本文档来自技高网...

【技术保护点】
1.一种基于铁电隧道结的阻变存储器，其特征在于，包括：/n半导体基底；/n设置于所述半导体基底一表面上的铁电隧穿层；/n设置于所述铁电隧穿层背离所述半导体基底一侧表面上的多个金属电极。/n

【技术特征摘要】
1.一种基于铁电隧道结的阻变存储器，其特征在于，包括：
半导体基底；
设置于所述半导体基底一表面上的铁电隧穿层；
设置于所述铁电隧穿层背离所述半导体基底一侧表面上的多个金属电极。


2.根据权利要求1所述的基于铁电隧道结的阻变存储器，其特征在于，所述半导体基底材料为Nb掺杂的SrTiO3单晶或n型Si。


3.根据权利要求1所述的基于铁电隧道结的阻变存储器，其特征在于，所述铁电隧穿层的材料为BaTiO3，或者BiFeO3，或者PbZr1-xTixO3，其中，x不小于0.08且不大于1，或者掺杂元素的HfO2，所述掺杂元素为La、Zr、Al或Si。


4.根据权利要求1所述的基于铁电隧道结的阻变存储器，其特征在于，所述铁电隧穿层的厚度范...

【专利技术属性】
技术研发人员：马超，罗振，殷月伟，李晓光，
申请(专利权)人：中国科学技术大学，
类型：发明
国别省市：安徽;34