可变电阻存储器件制造技术

一种可变电阻存储器件包括：衬底，所述衬底包括外围区域和核心区域，所述核心区域包括与所述外围区域间隔开的远区域和位于所述远区域与所述外围区域之间的近区域；第一导线，所述第一导线设置在所述衬底上并在第一方向上延伸；第二导线，所述第二导线设置在所述第一导线上方并在与所述第一方向相交的第二方向上延伸；和存储单元，所述存储单元在所述核心区域上设置在所述第一导线和所述第二导线之间。所述存储单元包括设置在所述近区域上的近存储单元和设置在所述远区域上的远存储单元，其中，所述近存储单元的电阻或阈值电压不同于所述远存储单元的电阻或阈值电压。

Variable resistance memory device

【技术实现步骤摘要】
可变电阻存储器件相关申请的交叉引用本专利申请要求于2018年10月5日在韩国知识产权局提交的韩国专利申请No.10-2018-0119098的优先权，其公开内容通过引用整体结合于此。
本专利技术构思的实施例涉及半导体器件，更具体地，涉及可变电阻存储器件。
技术介绍
通常，半导体存储器件可以分为易失性存储器件和非易失性存储器件。易失性存储器件在它们的电源中断时可能丢失它们所存储的数据。例如，易失性存储器件可以包括动态随机存取存储器(DRAM)器件和静态随机存取存储器(SRAM)器件。相反，非易失性存储器件即使在它们的电源被中断时也可以保留它们所存储的数据。例如，非易失性存储器件可以包括可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)和闪存器件。此外，已经开发出下一代半导体存储器件，例如铁电随机存取存储器(FRAM)器件、磁随机存取存储器(MRAM)器件和相变随机存取存储器(PRAM)器件，以提供高性能且低功耗的半导体存储器件。这些下一代半导体存储器件的材料可以具有根据施加到其的电流或电压而可变的电阻值，并且即使在电流或电压被中断时也可以保持它们的电阻值。
技术实现思路
本专利技术构思的各种实施例可以提供能够改善驱动电流或驱动电压的一致性的可变电阻存储器件。根据示例实施例的一个方面，提供一种可变电阻存储器件，所述可变电阻存储器件可以包括：衬底，所述衬底包括外围区域和核心区域，所述核心区域包括与所述外围区域间隔开的远区域和位于所述远区域与所述外围区域之间的近区域；第一导线，所述第一导线设置在所述衬底上并在第一方向上延伸；第二导线，所述第二导线设置在所述第一导线上方并在与所述第一方向相交的第二方向上延伸；和存储单元，所述存储单元在所述核心区域上设置在所述第一导线和所述第二导线之间。所述存储单元可以包括设置在所述近区域上的近存储单元和设置在所述远区域上的远存储单元。所述近存储单元的电阻或阈值电压可以不同于所述远存储单元的电阻或阈值电压。根据示例实施例的一个方面，提供一种可变电阻存储器件，所述可变电阻存储器件可以包括：衬底，所述衬底包括外围区域和核心区域，所述核心区域包括与所述外围区域间隔开的远区域和位于所述远区域与所述外围区域之间的近区域；第一导线，所述第一导线设置在所述衬底上并在第一方向上延伸；第二导线，所述第二导线设置在所述第一导线上方并在与所述第一方向相交的第二方向上延伸；和存储单元，所述存储单元在所述核心区域上设置在所述第一导线与所述第二导线之间。所述存储单元可以包括：近存储单元，所述近存储单元设置在所述近区域上，并且包括第一可变电阻元件和第一开关元件；和远存储单元，所述远存储单元设置在所述远区域上，并且包括第二可变电阻元件和第二开关元件。所述第一可变电阻元件的电阻或阈值电压可以不同于所述第二可变电阻元件的电阻或阈值电压。附图说明鉴于附图和随后的详细描述，本专利技术构思将变得更加容易理解。图1是示出了根据一些实施例的可变电阻存储器件的俯视图。图2A和图2B是分别沿图1中的线I-I'和II-II'截取的截面图。图3A和图3B是分别沿图1中的线I-I'和II-II'截取的截面图，示出了根据一些实施例的存储单元。图4A和图4B是分别沿图1中的线I-I'和II-II'截取的截面图，示出了根据一些实施例的存储单元。图5是示出了根据一些实施例的可变电阻存储器件的俯视图。图6是示出了根据一些实施例的可变电阻存储器件的俯视图。图7是示出了根据一些实施例的制造图2A和图2B的可变电阻存储器件的方法的流程图。图8A、图9A、图10A、图11A、图12A、图13A、图14A和图15A以及图8B、图9B、图10B、图11B、图12B、图13B、图14B和图15B是分别沿图1中的线I-I'和II-II'截取的截面图，示出了根据一些实施例的制造图2A和图2B的可变电阻存储器件的方法。图16是示出了根据一些实施例的图7的形成存储单元的步骤的实施例的流程图。图17是示出了根据一些实施例的图16的形成可变电阻元件的步骤的实施例的流程图。图18是示出了根据一些实施例的形成图3A和图3B的开关元件和顶部电极的方法的实施例的流程图。图19A、图20A和图21A以及图19B、图20B和图21B是示出了根据一些实施例的形成图3A和图3B的第一开关元件和第二开关元件以及第一顶部电极和第二顶部电极的方法的截面图。图22是示出了根据一些实施例的形成图4A和图4B的开关元件和顶部电极的方法的实施例的流程图。图23A和图24A以及图23B和图24B是示出了根据一些实施例的形成图4A和图4B的第一开关元件和第二开关元件以及第一顶部电极和第二顶部电极的方法的截面图。具体实施方式图1是示出了根据一些实施例的可变电阻存储器件100的俯视图。图2A和图2B是分别沿图1中的线I-I'和II-II'截取的截面图。参照图1以及图2A和图2B，根据一些实施例的可变电阻存储器件100可以是相变随机存取存储器(PRAM)器件。在一些实施例中，可变电阻存储器件100可以包括衬底W、第一线WL、第二线BL和存储单元MC。第一线WL和第二线BL是导线。衬底W可以是硅晶片。例如，衬底W可以具有四边形形状。或者，衬底W可以具有圆形形状或多边形形状。然而，实施例不限于此。在一些实施例中，衬底W可以包括外围区域10和核心区域20。外围区域10可以设置在核心区域20之间。在一些实施例中，外围区域10可以限定核心区域20。外围区域10可以是其上布置有用于驱动存储单元MC的电路的区域。例如，外围区域10可以具有十字形状或格子形状。在一些实施例中，外围区域10可以包括列区域12和行区域14。列区域12可以在第二方向Y上延伸并且可以具有第一驱动单元11。第一驱动单元11可以连接到第一线WL。行区域14可以在与第二方向Y相交(例如垂直)的第一方向X上延伸并且可以具有第二驱动单元13。第一方向X和第二方向Y均平行于衬底W的顶表面。第二驱动单元13可以通过接触插塞170连接到第二线BL。第一驱动单元11和第二驱动单元13均可以包括晶体管(例如，直接形成在衬底W上的晶体管或者薄膜晶体管)。下绝缘层120可以设置在第一驱动单元11和第二驱动单元13上。即使未在附图中示出，外围区域10也可以具有用于从存储单元MC读取逻辑数据或将逻辑数据写入存储单元MC的控制器。核心区域20可以是其上设置有存储单元MC的区域。例如，核心区域20可以具有四边形形状。在一些实施例中，核心区域20可以包括近区域30和远区域40。近区域30可以是与外围区域10相邻的区域。远区域40可以是与外围区域10间隔开的区域。近区域30可以设置在外围区域10和远区域40之间。例如，近区域30可以与核心区域20的与外围区域10相邻的角落相邻设置。远区域40可以与核心区域20的与外围区域10间隔开的另一个角落相邻设置。在一本文档来自技高网...

【技术保护点】
1.一种可变电阻存储器件，所述可变电阻存储器件包括：/n衬底，所述衬底包括外围区域和核心区域，所述核心区域包括与所述外围区域间隔开的远区域和位于所述远区域与所述外围区域之间的近区域；/n第一导线，所述第一导线设置在所述衬底上并在第一方向上延伸；/n第二导线，所述第二导线设置在所述第一导线上方并在与所述第一方向相交的第二方向上延伸；和/n存储单元，所述存储单元在所述核心区域上设置在所述第一导线和所述第二导线之间，/n其中，所述存储单元包括：/n设置在所述近区域上的近存储单元；和/n设置在所述远区域上的远存储单元，并且/n其中，所述近存储单元的电阻或阈值电压不同于所述远存储单元的电阻或阈值电压。/n

【技术特征摘要】
20181005 KR 10-2018-01190981.一种可变电阻存储器件，所述可变电阻存储器件包括：
衬底，所述衬底包括外围区域和核心区域，所述核心区域包括与所述外围区域间隔开的远区域和位于所述远区域与所述外围区域之间的近区域；
第一导线，所述第一导线设置在所述衬底上并在第一方向上延伸；
第二导线，所述第二导线设置在所述第一导线上方并在与所述第一方向相交的第二方向上延伸；和
存储单元，所述存储单元在所述核心区域上设置在所述第一导线和所述第二导线之间，
其中，所述存储单元包括：
设置在所述近区域上的近存储单元；和
设置在所述远区域上的远存储单元，并且
其中，所述近存储单元的电阻或阈值电压不同于所述远存储单元的电阻或阈值电压。


2.根据权利要求1所述的可变电阻存储器件，其中，所述近存储单元的所述电阻或阈值电压大于所述远存储单元的所述电阻或阈值电压。


3.根据权利要求1所述的可变电阻存储器件，其中，所述近存储单元和所述远存储单元分别包括第一可变电阻元件和第二可变电阻元件，并且
其中，所述第一可变电阻元件的Ge含量高于所述第二可变电阻元件的Ge含量。


4.根据权利要求3所述的可变电阻存储器件，其中，所述第一可变电阻元件包括GeTe或GeSbTe，并且
其中，所述第二可变电阻元件包括SbTe。


5.根据权利要求3所述的可变电阻存储器件，其中，所述第一可变电阻元件与相应的所述第一导线和相应的所述第二导线的电阻之和基本上等于所述第二可变电阻元件与相应的所述第一导线和相应的所述第二导线的电阻之和。


6.根据权利要求1所述的可变电阻存储器件，其中，所述近存储单元和所述远存储单元分别包括第一开关元件和第二开关元件，所述第一开关元件和所述第二开关元件具有不同的尺寸或材料特性。


7.根据权利要求6所述的可变电阻存储器件，其中，所述第一开关元件比所述第二开关元件厚。


8.根据权利要求7所述的可变电阻存储器件，其中，所述近存储单元还包括位于所述第一开关元件与相应的第二导线之间的第一顶部电极，
其中，所述远存储单元还包括位于所述第二开关元件与相应的第二导线之间的第二顶部电极，并且
其中，所述第一顶部电极比所述第二顶部电极薄。


9.根据权利要求6所述的可变电阻存储器件，其中，所述第一开关元件的Ge含量大于所述第二开关元件的Ge含量。


10.根据权利要求6所述的可变电阻存储器件，其中，所述第一开关元件中的Ge、N、Si或C的含量大于所述第二开关元件中的Ge、N、Si或C的含量。


11.根据权利要求6所述的可变电阻存储器件，其中，所述第一开关元件包括AsTeGe、AsSeGe、AsTeGeSe、AsSeGeSi、AsSeGeC、AsTeGeSi、AsTeGeS、AsTeGeSiIn、AsTeGeSiP、AsTeGeSiSbS、AsTeGeSiSbP、AsTeGeSeSb、AsTeGeSeSi、AsTeGeSiSeNS、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe或GeAsBiSe，并且
其中，所述第二开关元件包括AsTe、AsSe、SnTe、S...

【专利技术属性】
技术研发人员：赵贞贤，郑有真，寺井真之，尹镇灿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR