存储单元和用于制造存储单元的方法技术

提供了具有双侧壁间隔件的存储单元及其制造方法。在一些实施例中，形成并且图案话化多层堆叠件以形成硬掩模、顶部电极和电阻切换电介质。然后，在底部电极层上方形成在电阻切换电介质、顶部电极和硬掩模旁边延伸并且进一步在硬掩模上方延伸的第一介电间隔件层。然后，直接在第一介电间隔件层上形成共形地内衬第一介电间隔件层的第二介电间隔件层。第一介电间隔件层在第一温度下沉积，并且第二介电间隔件层在高于第一温度的第二温度下沉积。

Storage unit and method for manufacturing storage unit

【技术实现步骤摘要】
存储单元和用于制造存储单元的方法
本专利技术的实施例涉及存储单元和用于制造存储单元的方法。
技术介绍
许多现代电子器件包含电子存储器。电子存储器可以是易失性存储器或非易失性存储器。非易失性存储器能够在没有电源的情况下存储数据，而易失性存储器则不能。诸如磁阻随机存取存储器(MRAM)和电阻随机存取存储器(RRAM)的非易失性存储器由于相对简单的结构及其与互补金属氧化物半导体(CMOS)逻辑制造工艺的兼容性而成为下一代非易失性存储器技术的有希望的候选者。
技术实现思路
根据本专利技术的一些实施例，本专利技术提供了一种用于制造存储单元的方法，所述方法包括：形成多层堆叠件，所述多层堆叠件包括底部电极层、位于所述底部电极层上方的电阻切换介电层、位于所述电阻切换介电层上方的顶部电极层、以及位于顶部电极层上方的硬掩模层；实施第一系列蚀刻以图案化所述硬掩模层、所述顶部电极层和所述电阻切换介电层，以形成硬掩模、顶部电极和电阻切换电介质；在所述底部电极层上方形成在所述电阻切换电介质、所述顶部电极和所述硬掩模旁边延伸，并进一步在所述硬掩模上方延伸的第一介电间隔件层；以及直接在所述第一介电间隔件层上形成共形地内衬所述第一介电间隔件层的第二介电间隔件层；其中，所述第一介电间隔件层在第一温度下沉积，并且所述第二介电间隔件层在高于所述第一温度的第二温度下沉积。根据本专利技术的另一实施例，本专利技术提供了一种用于制造存储单元的方法，所述方法包括：形成多层堆叠件，所述多层堆叠件包括底部电极层、位于所述底部电极层上方的电阻切换介电层、位于所述电阻切换介电层上方的顶部电极层、以及位于所述顶部电极层上方的硬掩模层；实施第一系列蚀刻以图案化所述硬掩模层、所述顶部电极层和所述电阻切换介电层，以形成硬掩模、顶部电极和电阻切换电介质；在所述底部电极层上方、在所述电阻切换电介质、所述顶部电极和所述硬掩模旁边形成第一介电间隔件层；直接在所述第一介电间隔件层上形成共形地内衬所述第一介电间隔件层的第二介电间隔件层；对所述第一介电间隔件层和所述第二介电间隔件层实施第二系列蚀刻，以分别形成第一侧壁间隔件和第二侧壁间隔件；对所述底部电极层实施第三系列蚀刻以形成底部电极；以及形成到达所述顶部电极的顶部电极通孔。根据本专利技术的又一实施例，本专利技术提供了一种存储单元，包括：底部电极，设置在衬底上方；电阻切换电介质，设置在所述底部电极上方并具有可变电阻；顶部电极，设置在所述电阻切换电介质上方；第一侧壁间隔件，设置在所述底部电极的上表面上并沿着所述电阻切换电介质和所述顶部电极的侧壁向上延伸；第二侧壁间隔件，直接且共形地内衬所述第一侧壁间隔件；以及顶部电极通孔，到达所述顶部电极。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A示出了具有单个侧壁间隔件的存储单元的一些实施例的截面图。图1B示出了具有双侧壁间隔件的存储单元的一些实施例的截面图。图1C示出了图1B中所示的存储单元的一些实施例的局部剖视图。图2示出了具有图1B的存储单元的集成电路的一些实施例的截面图。图3至图14示出了处于各个制造阶段的集成电路的一些实施例的一系列截面图，该集成电路包括存储单元。图15示出了用于制造具有存储单元的集成电路的方法的一些实施例的流程图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“顶部”、“底部”、“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。此外，为了便于描述，这里可以使用“第一”、“第二”、“第三”等，以区域分附图或一系列附图的不同元件。“第一”、“第二”、“第三”等不旨在描述相应的元件。因此，结合第一图描述的“第一介电层”可以不必对应于结合另一图描述的“第一介电层”。参照图1A的截面图100a，存储单元114包括由电阻切换电介质116分隔开的顶部电极118和底部电极112。取决于施加到该对电极的电压，电阻切换电介质116将在与第一数据状态(例如，“0”或“RESET”)相关联的高电阻状态和与第二数据状态(例如，“1”或“SET”)相关联的低电阻状态之间经历可逆变化。存储单元114与用于数据存储和传输的互补金属氧化物半导体(CMOS)逻辑制造工艺兼容。第一侧壁间隔件122可以设置在顶部电极118和电阻切换电介质116旁边，从而为顶部电极118和电阻切换电介质116的侧壁表面提供保护。介电层136形成在顶部电极118、电阻切换电介质116和底部电极112上面并围绕顶部电极118、电阻切换电介质116和底部电极112。顶部电极通孔132穿过介电层136设置、位于存储单元114的顶部电极118上面并接触存储单元114的顶部电极118。形成顶部电极通孔132的工艺引入接触挑战：当顶部电极通孔132定位在顶部电极118上时，电阻切换电介质116可能被损坏。更详细地，顶部电极通孔132通过图案化工艺形成，以形成穿过介电层136的开口以暴露顶部电极118以用于顶部电极通过132的填充和定位。开口可以移位至顶部电极118的边缘。随着技术的发展和器件的收缩，开口的形成可以暴露并损坏电阻切换电介质116的侧壁，如虚线圆124所示。因此，顶部电极118和电阻切换电介质116可以通过顶部电极通孔132短路。在一些改进的实施例中，本申请涉及一种改进的存储器件，其具有包括双侧壁间隔件结构的通孔定位增强结构，以及相应的制造方法。双侧壁间隔件结构可以包括堆叠的侧壁间隔件，其包括不同的材料或具有不同密度的相同材料。可以原位形成内侧壁间隔件，使得在暴露于一些环境干扰之前保护存储器件。之后沿着内侧壁间隔件非原位形成外侧壁间隔件。外侧壁间隔件可以更耐受随后的通孔定位蚀刻工艺，从而在通孔定位蚀刻工艺期间保护存储器件的侧壁。在一些实施例中，参考图1B的截面图100b，存储单元114包括设置在衬底102上方的底部电极112。电阻切换电介质116设置在底部电极112上方并具有可变电阻。顶部电极118设置在电阻切换电介质116上方。第一本文档来自技高网...

【技术保护点】
1.一种用于制造存储单元的方法，所述方法包括：/n形成多层堆叠件，所述多层堆叠件包括底部电极层、位于所述底部电极层上方的电阻切换介电层、位于所述电阻切换介电层上方的顶部电极层、以及位于所述顶部电极层上方的硬掩模层；/n实施第一系列蚀刻以图案化所述硬掩模层、所述顶部电极层和所述电阻切换介电层，以形成硬掩模、顶部电极和电阻切换电介质；/n在所述底部电极层上方形成在所述电阻切换电介质、所述顶部电极和所述硬掩模旁边延伸，并进一步在所述硬掩模上方延伸的第一介电间隔件层；以及/n直接在所述第一介电间隔件层上形成共形地内衬所述第一介电间隔件层的第二介电间隔件层；/n其中，所述第一介电间隔件层在第一温度下沉积，并且所述第二介电间隔件层在高于所述第一温度的第二温度下沉积。/n

【技术特征摘要】
20181023 US 62/749,314;20190515 US 16/412,7421.一种用于制造存储单元的方法，所述方法包括：
形成多层堆叠件，所述多层堆叠件包括底部电极层、位于所述底部电极层上方的电阻切换介电层、位于所述电阻切换介电层上方的顶部电极层、以及位于所述顶部电极层上方的硬掩模层；
实施第一系列蚀刻以图案化所述硬掩模层、所述顶部电极层和所述电阻切换介电层，以形成硬掩模、顶部电极和电阻切换电介质；
在所述底部电极层上方形成在所述电阻切换电介质、所述顶部电极和所述硬掩模旁边延伸，并进一步在所述硬掩模上方延伸的第一介电间隔件层；以及
直接在所述第一介电间隔件层上形成共形地内衬所述第一介电间隔件层的第二介电间隔件层；
其中，所述第一介电间隔件层在第一温度下沉积，并且所述第二介电间隔件层在高于所述第一温度的第二温度下沉积。


2.根据权利要求1所述的方法，还包括：
对所述第一介电间隔件层和所述第二介电间隔件层实施第一系列蚀刻，以分别在所述电阻切换电介质、所述顶部电极和所述硬掩模旁边形成第一侧壁间隔件和第二侧壁间隔件；以及
实施第二系列蚀刻，以根据所述顶部电极、所述第一侧壁间隔件和所述第二侧壁间隔件图案化所述底部电极层，以形成底部电极，其中，所述底部电极的侧壁与所述第二侧壁间隔件的侧壁对准。


3.根据权利要求2所述的方法，还包括：
形成围绕所述底部电极、所述第二侧壁间隔件并位于所述顶部电极上面的上部介电层；以及
形成延伸穿过所述上部介电层以到达所述顶部电极的顶部电极通孔。


4.根据权利要求1所述的方法，其中，所述第二介电间隔件层的第二厚度大于所述第一介电间隔件层的第一厚度的至少两倍。


5.根据权利要求1所述的方法，其中，形...

【专利技术属性】
技术研发人员：廖均恒，庄学理，谢章仁，王宏烵，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71