半导体封装制造技术

提供一种半导体封装。半导体封装包括：下结构，包括上绝缘层及上焊盘；以及半导体芯片，设置在下结构上且包括下绝缘层及下焊盘。下绝缘层接触上绝缘层并耦合到上绝缘层，并且下焊盘接触上焊盘并耦合到上焊盘，且半导体芯片的旁侧在半导体芯片的上侧与下侧之间延伸且包括凹缩部分。

Semiconductor package

【技术实现步骤摘要】
半导体封装[相关申请的交叉参考]本申请主张2018年10月24日在韩国知识产权局提出申请的韩国专利申请第10-2018-0127736号的优先权，所述韩国专利申请的公开内容全文以引用方式并入本申请。
本公开的示例性实施例涉及一种半导体封装。
技术介绍
随着对电子产品的高容量、薄化及小型化的需求的增加，已开发出各种类型的半导体封装。
技术实现思路
一个或多个示例性实施例提供一种具有减小的厚度的半导体封装。一个或多个示例性实施例提供一种可无缺陷地安装半导体芯片的半导体封装。根据示例性实施例的方面，提供一种半导体封装。半导体封装包括：下结构，包括上绝缘层及上焊盘；以及半导体芯片，设置在所述下结构上且包括下绝缘层及下焊盘。下绝缘层接触上绝缘层并耦合到上绝缘层，并且下焊盘接触上焊盘并耦合到上焊盘，且半导体芯片的旁侧在半导体芯片的上侧与下侧之间延伸且包括凹缩部分。根据示例性实施例的方面，提供一种半导体封装。半导体封装包括：下结构；及半导体芯片，设置在所述下结构上且具有上侧以及与所述上侧相对的下侧。所述下结构包括上焊盘及上绝缘层，所述半导体芯片包括设置在所述半导体芯片的所述下侧处的下焊盘及下绝缘层，所述下焊盘接触所述上焊盘并耦合到所述上焊盘，所述下绝缘层接触所述上绝缘层并耦合到所述上绝缘层，且所述半导体芯片的所述下侧比所述半导体芯片的所述上侧窄。根据示例性实施例的方面，提供一种半导体封装。所述半导体封装包括：下结构；以及多个半导体芯片，设置在所述下结构上。所述多个半导体芯片包括彼此直接接触的第一半导体芯片与第二半导体芯片，所述第一半导体芯片具有第一上侧及与所述第一上侧相对的第一下侧，所述第二半导体芯片具有第二上侧及与所述第二上侧相对的第二下侧，所述第一半导体芯片包括设置在所述第一半导体芯片的所述第一上侧处的上绝缘层及上焊盘，所述第二半导体芯片包括设置在所述第二半导体芯片的所述第二下侧处的下绝缘层及下焊盘，所述下绝缘层与所述上绝缘层彼此接触并彼此耦合，所述下焊盘与所述上焊盘彼此接触并彼此耦合，且所述第二半导体芯片的所述第二下侧比所述第二半导体芯片的所述第二上侧窄。附图说明结合附图阅读以下详细说明，将更清楚地理解本专利技术的以上及其他方面、特征及优点，在附图中：图1是示出根据示例性实施例的半导体封装的实例的剖视图。图2到图5是示出图1中的部分“A”的各种实例的局部放大图。图6是示出根据示例性实施例的半导体封装的经修改实例的剖视图。图7是示出根据示例性实施例的半导体封装的经修改实例的剖视图。图8是示出根据示例性实施例的半导体封装的经修改实例的剖视图。图9是图8中的部分“B”的局部放大图。图10是示出根据示例性实施例的半导体封装的经修改实例的剖视图。图11是示出一种形成根据示例性实施例的半导体封装的方法的实例的流程图。图12A、图12B、图12C及图12D是示出一种形成根据示例性实施例的半导体封装的方法的实例的剖视图。附图标号说明1a、1b、1c、1d、1e：半导体封装10、10’：基底15：基底绝缘层20：基底焊盘50：连接结构100：下结构/下芯片100’、100c：下结构100a、100b：半导体芯片/下结构101s、201s、501s：旁侧101s1、201s1：第一部分101s2、501s2：第二部分107、150、170a：下连接焊盘110：下主体210f：下侧110b、110f：上侧/下侧115：下内部电路120、520：穿透电极结构125、525：绝缘间隔件130、530：穿透电极135a、135b：下内部电路区140a、140b：下内部互连145a、145b：下内部绝缘层160b、160c：再分布区165a：下保护绝缘层167：第一再分布绝缘层175：再分布图案180：第二再分布绝缘层190：上绝缘层195：上焊盘197：下绝缘层199：下焊盘200：半导体芯片/上芯片201b：第二侧/上侧201f：第一侧/下侧201s2：第二部分/凹缩侧部分201s2’：经修改第二部分201s2a、501s2a：垂直部分201s2b、501s2b：弯曲部分201s2ba：第一弯曲部分201s2bb：第二弯曲部分210、510：半导体主体215、515：半导体内部电路235、535：半导体内部电路区240、540：半导体内部互连245、545：半导体内部绝缘层250：下半导体绝缘层/下绝缘层255：下半导体焊盘/下焊盘310、310’、610、610’：模制层320、620：散热结构325、625：绝缘导热层330、630：散热板500：半导体芯片500a：下半导体芯片/最下半导体芯片500b、500c：下半导体芯片500d：上半导体芯片501s1：旁侧/第一部分550：下半导体绝缘层555：下半导体焊盘570：半导体保护绝缘层590：上半导体绝缘层595：上半导体焊盘1000：载体衬底1010：粘合层1100：保护层1200：沟槽1300：锯切工艺A、B：部分CA：芯片区S10、S20、S30、S40、S50、S60：步骤Wa：半导体晶片Wb：基底晶片具体实施方式将理解，当称一元件或层位于另一元件或层“之上”、位于另一元件或层“上方”、位于另一元件或层“上”、“连接到”或“耦合到”另一元件或层时，所述元件或层可直接位于所述另一元件或层之上、所述另一元件或层上方、所述另一元件或层上、直接连接到或直接耦合到所述另一元件或层，或者可存在中间元件或层。相比之下，当称一元件“直接”位于另一元件或层“之上”、“直接”位于另一元件或层“上方”、“直接”位于另一元件或层“上”、“直接连接到”或“直接耦合到”另一元件或层时，则不存在中间元件或层。图1是示出根据示例性实施例的半导体封装的实例的剖视图。参照图1，半导体封装1a可包括下结构100及位于下结构100上的半导体芯片200。半导体芯片200可为存储器半导体芯片或逻辑半导体芯片。例如，存储器半导体芯片可为易失性存储器芯片，例如动态随机存取存储器(dynamicrandomaccessmemory，DRAM)或静态随机存取存储器(staticrandomaccessmemory，SRAM)，或者可为非易失性存储器芯片，例如相变随机存取存储器(phase-changeran本文档来自技高网...

【技术保护点】
1.一种半导体封装，包括：/n下结构，包括上绝缘层及上焊盘；以及/n半导体芯片，设置在所述下结构上且包括下绝缘层及下焊盘，/n其中所述下绝缘层接触所述上绝缘层并耦合到所述上绝缘层，且所述下焊盘接触所述上焊盘并耦合到所述上焊盘，且/n其中所述半导体芯片的旁侧在所述半导体芯片的上侧与下侧之间延伸且包括凹缩部分。/n

【技术特征摘要】
20181024 KR 10-2018-01277361.一种半导体封装，包括：
下结构，包括上绝缘层及上焊盘；以及
半导体芯片，设置在所述下结构上且包括下绝缘层及下焊盘，
其中所述下绝缘层接触所述上绝缘层并耦合到所述上绝缘层，且所述下焊盘接触所述上焊盘并耦合到所述上焊盘，且
其中所述半导体芯片的旁侧在所述半导体芯片的上侧与下侧之间延伸且包括凹缩部分。


2.根据权利要求1所述的半导体封装，其中所述半导体芯片的所述旁侧还包括第一部分，所述第一部分在垂直于所述上侧的第一方向上从所述上侧延伸到所述凹缩部分，且
其中所述凹缩部分从所述下侧延伸到所述第一部分。


3.根据权利要求2所述的半导体封装，其中所述凹缩部分包括垂直部分及弯曲部分，
其中所述垂直部分在垂直于所述下侧的第二方向上从所述下侧延伸，且
其中所述弯曲部分从所述垂直部分延伸到所述第一部分。


4.根据权利要求1所述的半导体封装，其中所述下结构比所述半导体芯片宽。


5.根据权利要求1所述的半导体封装，其中所述半导体芯片还包括半导体主体及插入在所述半导体主体与所述下绝缘层及所述下焊盘两者之间的半导体内部电路区。


6.根据权利要求5所述的半导体封装，其中所述半导体内部电路区比所述半导体芯片的所述上侧窄。


7.根据权利要求1所述的半导体封装，其中所述下结构还包括下主体及插入在所述下主体与所述上绝缘层及所述上焊盘两者之间的下内部电路区。


8.根据权利要求1所述的半导体封装，其中所述下结构还包括下主体及下内部电路区域，其中所述下主体插入在所述下内部电路区域与所述上绝缘层及所述上焊盘两者之间。


9.根据权利要求1所述的半导体封装，其中所述下结构还包括下主体及穿透电极，且
其中所述穿透电极电连接到所述上焊盘并穿透所述下主体。


10.根据权利要求9所述的半导体封装，其中所述下主体包括硅衬底。


11.根据权利要求1所述的半导体封装，还包括模制层，所述模制层设置在所述下结构上且覆盖所述半导体芯片的所述旁侧。


12.根据权利要求11所述的半导体封装，还包括散热结构，所述散热结构设置在所述模制层及...

【专利技术属性】
技术研发人员：李赫宰，金志勳，金泰勳，洪志硕，黄智焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR