存储器器件及其操作方法技术

公开了存储器器件及其操作方法。监测对存储器单元阵列或其一部分执行的连续写入操作的数量。当连续写入操作的数量达到预定数量时，可以执行对应的检查读取操作。如果检查读取操作指示存储器的某些部分已经受写入干扰，则可以刷新这些部分中的数据以对对应存储器单元的电阻状态进行调整，从而提高数据可靠性。

Memory device and operation method

【技术实现步骤摘要】
存储器器件及其操作方法相关申请的交叉引用本申请要求于2018年8月22日在韩国知识产权局提交的韩国专利申请No.10-2018-0098075以及2019年5月17日在美国专利商标局提交的美国专利申请No.16/415,244的优先权，其公开内容通过引用整体并入本文中。
本专利技术构思涉及半导体器件，更具体地，涉及检查编程数据的干扰的半导体存储器器件(例如，相变存储器器件)、以及访问相变存储器器件的方法。
技术介绍
半导体存储器包括非易失性存储器，例如相变存储器、铁电存储器、磁存储器、电阻存储器和闪存(例如，NAND闪存)。一些非易失性存储器(如相变存储器)被配置为通过加热工艺改变其存储器单元的电阻值。当相变存储器对其相变存储器单元执行置位操作或复位操作时，在对应的相变存储器单元处产生热量。在相变存储器单元处产生的热量会对与被编程的相变存储器单元相邻的其他相变存储器单元有不期望的影响。例如，如果太多的热量被传递到与被选择编程的存储器单元相邻的相变存储器单元，则可能发生不期望的置位操作或复位操作，并且这些相邻的相变存储器单本文档来自技高网...

【技术保护点】
1.一种存储器器件，包括：/n存储器单元阵列，包括布置在多个存储器单元行中的多个存储器单元，每个存储器单元包括可变电阻器，所述可变电阻器包括具有可变电阻的材料；/n多个字线，每个字线连接到对应的存储器单元行；/n控制逻辑电路，被配置为将数据写入所述存储器单元阵列并且从所述存储器单元阵列读取数据；以及/n检查器电路，被配置为：响应于对第一存储器单元行的写入操作，引起与所述第一存储器单元行紧邻的第二存储器单元行的检查读取操作，以确定所述第二存储器单元行的编程状态是否指示对所述第二存储器单元行的编程状态的写入干扰。/n

【技术特征摘要】
20180822 KR 10-2018-0098075;20190517 US 16/415,2441.一种存储器器件，包括：
存储器单元阵列，包括布置在多个存储器单元行中的多个存储器单元，每个存储器单元包括可变电阻器，所述可变电阻器包括具有可变电阻的材料；
多个字线，每个字线连接到对应的存储器单元行；
控制逻辑电路，被配置为将数据写入所述存储器单元阵列并且从所述存储器单元阵列读取数据；以及
检查器电路，被配置为：响应于对第一存储器单元行的写入操作，引起与所述第一存储器单元行紧邻的第二存储器单元行的检查读取操作，以确定所述第二存储器单元行的编程状态是否指示对所述第二存储器单元行的编程状态的写入干扰。


2.根据权利要求1所述的存储器器件，
其中，所述检查器电路被配置为：响应于确定所述第二存储器单元行的编程状态指示写入干扰，执行第四存储器单元行的检查读取操作，以确定所述第四存储器单元行的编程状态是否指示所述第四存储器单元行的编程状态的写入干扰，
其中，第三存储器单元行插入在所述第二存储器单元行和所述第四存储器单元行两者之间并且与二者紧邻。


3.根据权利要求2所述的存储器器件，其中，所述检查器电路被配置为：识别要被刷新的第一存储器单元行块，并且引起所述第一存储器单元行块中的每个存储器单元行的刷新操作。


4.根据权利要求3所述的存储器器件，其中，所述检查器电路被配置为：引起利用所述第一存储器单元行块中的每个存储器单元行的数据中的经比特错误校正的数据进行刷新操作。


5.根据权利要求1所述的存储器器件，
其中，所述检查器电路被配置为：获得所述第二存储器单元行中的逻辑高比特的数量或者逻辑低比特的数量的第一计数，以及
其中，所述检查器电路被配置为：通过将所述第一计数与预定值进行比较，来确定所述第二存储器单元行的编程状态是否指示写入干扰。


6.根据权利要求1所述的存储器器件，其中，所述检查器电路的检查读取操作包括针对由所述第二存储器单元行存储的数据中的相同比特的数据的第一读取操作和第二读取操作，所述第一读取操作和所述第二读取操作分别使用第一电阻值和第二电阻值，所述第一电阻值和所述第二电阻值彼此不同。


7.根据权利要求6所述的存储器器件，其中，所述第一电阻值和所述第二电阻值分别被提供为第一电压和第二电压。


8.根据权利要求1所述的存储器器件，其中，所述存储器器件是相变存储器PCM半导体芯片，并且所述存储器单元阵列、所述多个字线、所述控制逻辑电路和所述检查器电路形成在所述相变存储器PCM半导体芯片上。


9.根据权利要求1所述的存储器器件，其中，所述检查器电路被配置为执行随机间隔相邻检查RINC。


10.根据权利要求9所述的存储器器件，
其中，所述检查器电路被配置为跟踪对所述存储器单元阵列的一部分执行的顺序写入操作的数量，以及
其中，所述检查器电路被配置为：将所述第一存储器单元行识别为与对所述存储器单元阵列的所述一部分执行的所述顺序写入操作中的第n顺序写入操作相关联的存储器单元行，其中n是随机产生的整数。


11.根据权利要求1所述的存储器器件，
其中，所述存储器单元阵列包括n个存储体，其中n是等于或大于2的整数，
其中，所述检查器电路包括：
n个计数器，每个计数器被配置为提供由对应的存储体执行的顺序写入操作的数量的计数，
n个寄存器，每个寄存器被配置为存储随机数，以及
n个比较器，每个比较器被配置为将由所述n个寄存器中的对应一个寄存器存储的随机数与由所述n个计数器中的对应一个计数器提供的计数进行比较，并且当由所述n个寄存器中的所述对应一个寄存器存储的所述随机数等于由所述n个计数器中的所述对应一个计数器提供的所述计数时，输出使能信号。


12.根据权利要求11所述的存储器器件，其中，所述检查器电路响应于来自所述n个比较器之一的使能信号的输出，引起与所述第一存储器单元行紧邻的所述第二存储器单元行的检查读取操作。


13.根据权利要求11所述的存储器器件，还包括：随机数产生器，被配置为对于所述n个寄存器中的每个寄存器，产生并提供对应的随机数。


14.根据权利要求13所述的存储器器件，
其中，所述随机数产生器响应来自所述n个比较器中的第一比较器的第一使能信号的输出，向所述n个寄存器中的第一寄存器提供新的随机数，以及
其中，所述第一比较器连接到所述第一寄存器和所述n个计数器中的第一计数器。

【专利技术属性】
技术研发人员：河震龙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR