电子设备制造技术

一种包括半导体存储器的电子设备，其中半导体存储器包括写入电路以及存储单元阵列，该写入电路适用于：基于写入命令信号、写入数据信号和延时信息信号，在与比写入延时短的预写入延时相对应的第一时间点产生第一写入电流，并且在与写入延时相对应的第二时间点产生第二写入电流，该存储单元阵列适用于：基于第一写入电流和第二写入电流来储存与写入数据信号相对应的数据值。

Electronic equipment

【技术实现步骤摘要】
电子设备相关申请的交叉引用本申请要求于2018年8月24日提交的名称为“ELECTRONICDEVICE”的第10-2018-0099210号韩国专利申请的优先权，其全部内容通过引用并入本文。
本专利文件涉及存储电路、存储器件以及它们在电子设备或系统中的应用。
技术介绍
近来，随着电子装置趋向于小型化、低功耗、高性能、多功能等，需要能够在诸如计算机、便携式通信设备等各种电子装置中储存信息的半导体器件。这种半导体器件包括具有可变电阻特性的半导体器件，即，可以通过根据所施加的电压或电流而在不同电阻状态之间切换来储存数据的半导体器件。例如，这种半导体器件包括：RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、电熔丝等。
技术实现思路
该专利文献中所公开的技术包括存储电路和存储器件以及它们在电子设备和系统中的应用。所公开的技术还包括电子设备的各种实施方式，所述电子设备在写入模式(例如，设置编程操作)期间控制存储单元以具有较低的电阻值。...

【技术保护点】
1.一种包括半导体存储器的电子设备，其中，所述半导体存储器包括：/n写入电路，其适用于：基于写入命令信号、写入数据信号和延时信息信号，在与比写入延时短的预写入延时相对应的第一时间点产生第一写入电流，并且在与所述写入延时相对应的第二时间点产生第二写入电流；以及/n存储单元阵列，其适用于：基于所述第一写入电流和所述第二写入电流来储存与所述写入数据信号相对应的数据值。/n

【技术特征摘要】
20180824 KR 10-2018-00992101.一种包括半导体存储器的电子设备，其中，所述半导体存储器包括：
写入电路，其适用于：基于写入命令信号、写入数据信号和延时信息信号，在与比写入延时短的预写入延时相对应的第一时间点产生第一写入电流，并且在与所述写入延时相对应的第二时间点产生第二写入电流；以及
存储单元阵列，其适用于：基于所述第一写入电流和所述第二写入电流来储存与所述写入数据信号相对应的数据值。


2.根据权利要求1所述的电子设备，其中，所述写入电路包括：
第一写入控制块，其适用于：基于所述写入命令信号和所述延时信息信号来产生预设使能信号；
第二写入控制块，其适用于：基于所述写入数据信号来产生设置使能信号和重置使能信号；以及
写入电流发生块，其适用于：基于所述预设使能信号、所述设置使能信号和所述重置使能信号来产生所述第一写入电流和所述第二写入电流。


3.根据权利要求2所述的电子设备，其中，所述写入电流发生块包括：
第一电流源，其适用于：响应于所述预设使能信号来产生预设电流；
第二电流源，其适用于：响应于所述设置使能信号来产生设置电流；
第三电流源，其适用于：响应于所述重置使能信号来产生重置电流；以及
电流镜，其适用于：通过将所述预设电流镜像来产生所述第一写入电流并且通过将所述设置电流和所述重置电流之一镜像来产生所述第二写入电流。


4.根据权利要求1所述的电子设备，其中，在第一时间段期间产生所述第一写入电流，并且
在第二时间段期间产生所述第二写入电流，以及
其中，所述第一时间段短于所述第二时间段，并且所述第二时间段在所述第一时间段之后。


5.根据权利要求1所述的电子设备，其中，所述第一写入电流的幅值与所述第二写入电流的幅值相同或不同。


6.根据权利要求1所述的电子设备，还包括微处理器，
其中，所述微处理器包括：
控制单元，其被配置为接收包含来自所述微处理器的外部的命令的信号，并提取或解码所述命令，或者执行所述微处理器的信号输入/输出控制；
操作单元，其被配置为根据由所述控制单元对所述命令进行解码的结果来执行操作；以及
存储单元，其被配置为储存用于执行所述操作的第一数据、与操作结果相对应的第二数据或者用于执行所述操作的所述第一数据的地址，
其中，所述半导体存储器是所述微处理器中的所述存储单元的部件。


7.根据权利要求1所述的电子设备，还包括处理器，
其中，所述处理器包括：
核心单元，其被配置为根据所述命令而使用第一数据执行与从所述处理器的外部输入的命令相对应的操作；
高速缓冲存储单元，其被配置为储存用于执行所述操作的所述第一数据、与操作结果相对应的第二数据或用于执行所述操作的数据的地址；以及
总线接口，其耦接在所述核心单元与所述高速缓冲存储单元之间，并且被配置为在所述核心单元与所述高速缓冲存储单元之间传输第三数据，
其中，所述半导体存储器是所述处理器中的所述高速缓冲存储单元的部件。


8.根据权利要求1所述的电子设备，还包括处理系统，
其中，所述处理系统包括：
处理器，其被配置为分析接收到的命令，并且根据分析所述命令的结果来控制对信息的操作；
辅助存储器件，其被配置为储存用于分析所述命令的程序和所述信息；
主存储器件，其被配置为储存从所述辅助存储器件发送的信息和所述程序，使得所述处理器在运行所述程序时使用所述程序和所述信息来执行所述操作；以及
接口设备，其被配置为执行在所述处理器、所述辅助存储器件、所述主存储器件之中的一个或更多个与外部之间的通信，
其中，所述半导体存储器是所述处理系统中的所述辅助存储器件或所述主存储器件的部件。


9.根据权利要求1所述的电子设备，还包括数据储存系统，
其中，所述数据储存系统包括：
储存器件，其被配置为储存第一数据并且不管电源如何都保留所储存的第一数据；
控制器，其适用于：根据从外部源输入的命令来控制所述储存器件的数据输入/输出；
暂时储存器件，其适用于：暂时储存在所述储存器件与所述...

【专利技术属性】
技术研发人员：洪锡满，金明燮，金泰勋，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR