半导体元件及其制造方法技术

本发明专利技术公开一种半导体元件及其制造方法。所述半导体元件包括第一栅极、栅介电层、一对第二栅极、第一间隙壁以及第二间隙壁。所述第一栅极配置于基底上。所述栅介电层配置于所述第一栅极与所述基底之间。所述一对第二栅极配置于所述基底上且分别位于所述第一栅极的二侧，其中所述一对第二栅极的顶面高于所述第一栅极的顶面。所述第一间隙壁配置于所述一对第二栅极的自所述第一栅极的顶面凸出的侧壁上，且覆盖所述第一栅极的顶面。所述第二间隙壁配置于所述栅介电层与所述一对第二栅极之间、所述第一栅极与所述一对第二栅极之间以及所述第一间隙壁与所述一对第二栅极之间。

Semiconductor components and manufacturing methods

【技术实现步骤摘要】
半导体元件及其制造方法
本专利技术涉及一种半导体元件及其制造方法，且特别是涉及一种高电阻值栅极的顶面上不具有硅化物层的半导体元件及其制造方法。
技术介绍
在一般常见的半导体元件(例如金属氧化物半导体(MOS)晶体管)中，为了提高元件的处理效能，通常会于导电区域(例如栅极、源极、漏极等)的表面上形成硅化物(silicide)层来降低所述区域的电阻值。然而，对于需要具有高电阻值的元件来说，为了避免在对其他元件进行硅化物制作工艺时于其表面上形成硅化物层，通常会额外增加制作工艺步骤以于所述元件的表面上形成保护层。如此一来，将导致制作工艺步骤繁杂，且不易与一般常用的制作工艺整合在一起。
技术实现思路
本专利技术提供一种半导体元件，其中高电阻值栅极的顶面上不具有硅化物层。本专利技术提供一种半导体元件的制造方法，其用以制造上述的半导体元件。本专利技术的半导体元件包括第一栅极、栅介电层、一对第二栅极、第一间隙壁以及第二间隙壁。所述第一栅极配置于基底上。所述栅介电层配置于所述第一栅极与所述基底之间。所述一对第二栅极配置于所述基底上且分别位于所述第一栅极的二侧，其中所述一对第二栅极的顶面高于所述第一栅极的顶面。所述第一间隙壁配置于所述一对第二栅极的自所述第一栅极的顶面凸出的侧壁上，且覆盖所述第一栅极的顶面。所述第二间隙壁配置于所述栅介电层与所述一对第二栅极之间、所述第一栅极与所述一对第二栅极之间以及所述第一间隙壁与所述一对第二栅极之间。在本专利技术的半导体元件的一实施例中，还包括第三间隙壁，其配置于所述一对第二栅极的远离所述第一栅极的侧壁上。在本专利技术的半导体元件的一实施例中，所述第三间隙壁的材料与所述第一间隙壁的材料例如相同。在本专利技术的半导体元件的一实施例中，还包括硅化物层，其配置于所述一对第二栅极的顶面上。在本专利技术的半导体元件的一实施例中，所述一对第二栅极的顶面例如低于所述第二间隙壁的顶面，且所述半导体元件还包括配置于所述一对第二栅极的顶面上且位于所述第二间隙壁上的第四间隙壁，且所述硅化物层位于所述一对第二栅极的被暴露的顶面上。在本专利技术的半导体元件的一实施例中，所述第三间隙壁的材料、所述第四间隙壁的材料与所述第一间隙壁的材料例如相同。在本专利技术的半导体元件的一实施例中，所述第一间隙壁的材料例如为氮化物。在本专利技术的半导体元件的一实施例中，所述第二间隙壁的材料例如为氧化物。在本专利技术的半导体元件的一实施例中，所述一对第二栅极的自所述第一栅极的顶面凸出的侧壁的高度和所述第一栅极的宽度的比例例如大于2。本专利技术的半导体元件的制造方法包括以下步骤：在基底上形成栅极结构，其中所述栅极结构包括位于所述基底上的栅介电层、位于所述栅介电层上的第一栅极以及位于所述第一栅极上的硬掩模层；在所述栅极结构的侧壁上形成第一间隙壁；分别于所述栅极结构的两侧的所述第一间隙壁上形成第二栅极，其中所述第二栅极的顶面高于所述第一栅极的顶面；移除所述硬掩模层；以及于所述第一间隙壁的自所述第一栅极的顶面凸出的侧壁上与所述第二栅极的侧壁上形成第二间隙壁，其中所述第二间隙壁覆盖所述第一栅极的顶面。在本专利技术的半导体元件的制造方法的一实施例中，所述栅极结构的形成方法包括：在所述基底上依序形成栅介电材料层、栅极材料层与硬掩模材料层；以及进行图案化制作工艺，移除部分所述栅介电材料层、部分所述栅极材料层与部分所述硬掩模材料层。在本专利技术的半导体元件的制造方法的一实施例中，所述第一间隙壁的形成方法包括：在所述基底上共形地形成间隙壁材料层；以及进行各向异性蚀刻制作工艺，移除部分所述间隙壁材料层而保留位于所述栅极结构的侧壁上的所述间隙壁材料层。在本专利技术的半导体元件的制造方法的一实施例中，所述第二栅极的形成方法包括：在所述基底上共形地形成栅极材料层；以及进行各向异性蚀刻制作工艺，移除部分所述栅极材料层而保留位于所述栅极结构的侧壁上的所述栅极材料层。在本专利技术的半导体元件的制造方法的一实施例中，在进行所述各向异性蚀刻制作工艺之后，位于所述栅极结构的侧壁上的所述栅极材料层的顶面例如低于所述硬掩模层的顶面。在本专利技术的半导体元件的制造方法的一实施例中，所述第二间隙壁的形成方法包括：在所述基底上共形地形成间隙壁材料层；以及进行各向异性蚀刻制作工艺，移除部分间隙壁材料层而保留位于所述第一间隙壁的侧壁上、所述第一栅极的顶面上以及所述第二栅极的侧壁上的所述间隙壁材料层。在本专利技术的半导体元件的制造方法的一实施例中，还包括于所述第二栅极的顶面上形成硅化物层。在本专利技术的半导体元件的制造方法的一实施例中，所述第一间隙壁的材料例如为氧化物。在本专利技术的半导体元件的制造方法的一实施例中，所述第二间隙壁的材料例如为氮化物。在本专利技术的半导体元件的制造方法的一实施例中，所述硬掩模层的材料例如为氮化物。在本专利技术的半导体元件的制造方法的一实施例中，所述硬掩模层的高度和所述第一栅极的宽度的比例例如大于2。基于上述，在本专利技术中，第一栅极的顶面被第一间隙壁覆盖而不会有硅化物层形成于其上，因此可确保第一栅极具有符合需求的较高的电阻值。此外，由于形成于第一栅极上方且位于相对的第二间隙壁的侧壁上的第一间隙壁在形成的过程中会合并在一起而能够覆盖第一栅极的顶面，因此不需进行额外的制作工艺而可以达到保护第一栅极的顶面的目的。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。附图说明图1A至图1D为本专利技术实施例所绘示的半导体元件的制造流程剖面示意图；图2为图1A的结构的上视示意图；图3为本专利技术另一实施例所绘示的半导体元件的剖面示意图。具体实施方式在下文中，将参照附图来说明本专利技术实施例。在附图中，为清楚说明，可能夸大或缩小各元件的形状、尺寸、比例等。图1A至图1D为依照本专利技术实施例所绘示的半导体元件的制造流程剖面示意图。图2为图1A的结构的上视示意图。首先，请同时参照图1A与图2，提供基底100。基底100例如是硅基底。在本实施例中，基底100具有周边区100a与存储器区100b。周边区100a可用以形成逻辑元件、电阻元件、电容元件等。存储器区100b用以形成各种存储器元件。然后，在周边区100a的基底100上形成栅极结构102，以及于存储器区100b的基底100上形成栅极结构104。以下将对此做进一步地说明。请参照图2，在本实施例中，栅极结构102的末端部分的宽度大于中间部分的宽度而成「I」字状，而栅极结构104的末端部分的宽度与中间部分的宽度则实质上相等而呈长条状。由沿剖线A-A与剖线B-B的剖面可明显看出，栅极结构102的末端部分的宽度明显大于中间部分的宽度，以利于在后续制作工艺中形成与栅极结构102连接的接触窗。在本实施例中，栅极结构102与栅极结构104的形成方法例如包括下列步骤。首先，在基底100上形成栅介电材料层(例如氧化物层)。然后，移除存储器区100b中的栅介电材料层。本文档来自技高网...

【技术保护点】
1.一种半导体元件，其特征在于，包括：/n第一栅极，配置于基底上；/n栅介电层，配置于所述第一栅极与所述基底之间；/n一对第二栅极，配置于所述基底上且分别位于所述第一栅极的二侧，其中所述一对第二栅极的顶面高于所述第一栅极的顶面；/n第一间隙壁，配置于所述一对第二栅极的自所述第一栅极的顶面凸出的侧壁上，且覆盖所述第一栅极的顶面；以及/n第二间隙壁，配置于所述栅介电层与所述一对第二栅极之间、所述第一栅极与所述一对第二栅极之间以及所述第一间隙壁与所述一对第二栅极之间。/n

【技术特征摘要】
1.一种半导体元件，其特征在于，包括：
第一栅极，配置于基底上；
栅介电层，配置于所述第一栅极与所述基底之间；
一对第二栅极，配置于所述基底上且分别位于所述第一栅极的二侧，其中所述一对第二栅极的顶面高于所述第一栅极的顶面；
第一间隙壁，配置于所述一对第二栅极的自所述第一栅极的顶面凸出的侧壁上，且覆盖所述第一栅极的顶面；以及
第二间隙壁，配置于所述栅介电层与所述一对第二栅极之间、所述第一栅极与所述一对第二栅极之间以及所述第一间隙壁与所述一对第二栅极之间。


2.如权利要求1所述的半导体元件，还包括第三间隙壁，配置于所述一对第二栅极的远离所述第一栅极的侧壁上。


3.如权利要求2所述的半导体元件，其中所述第三间隙壁的材料与所述第一间隙壁的材料相同。


4.如权利要求2所述的半导体元件，还包括硅化物层，配置于所述一对第二栅极的顶面上。


5.如权利要求4所述的半导体元件，其中所述一对第二栅极的顶面低于所述第二间隙壁的顶面，且所述半导体元件还包括配置于所述一对第二栅极的顶面上且位于所述第二间隙壁上的第四间隙壁，且所述硅化物层位于所述一对第二栅极的被暴露的顶面上。


6.如权利要求5所述的半导体元件，其中所述第三间隙壁的材料、所述第四间隙壁的材料与所述第一间隙壁的材料相同。


7.如权利要求1所述的半导体元件，其中所述第一间隙壁的材料包括氮化物。


8.如权利要求1所述的半导体元件，其中所述第二间隙壁的材料包括氧化物。


9.如权利要求1所述的半导体元件，其中所述一对第二栅极的自所述第一栅极的顶面凸出的侧壁的高度和所述第一栅极的宽度的比例大于2。


10.一种半导体元件的制造方法，其特征在于，包括：
在基底上形成栅极结构，其中所述栅极结构包括位于所述基底上的栅介电层、位于所述栅介电层上的第一栅极以及位于所述第一栅极上的硬掩模层；
在所述栅极结构的侧壁上形成第一间隙壁；
分别于所述栅极结构的两侧的所述第一间隙壁上形成第二栅极，其中所述第二栅极的顶面高于所述第一栅极的顶面；
移除所述硬掩模层；以及
在所述第...

【专利技术属性】
技术研发人员：刘暐昌，陈震，王献德，向往，塔威，方玲刚，薛尚，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71