半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置。该半导体装置包含基板、沟道层、间隔层、阻挡层、氧化披覆层、源极与漏极、栅极以及保护层。沟道层置于基板上或上方并具有二维电子气通道。间隔层置于沟道层上。阻挡层置于间隔层上。氧化披覆层置于阻挡层上，材质为氮氧化物。源极与漏极置于阻挡层上或上方。栅极至少置于氧化披覆层上或上方并位于源极与漏极之间。保护层置于氧化披覆层上。本发明专利技术的半导体装置中，披覆层的缺陷可减少，因此披覆层的表面为平坦表面，更进一步地，氧化工艺可将披覆层去极化，如此一来，氧化披覆层的缺陷可进一步地被减少，再加上，因氧化披覆层被去极化，因此其表面为平坦表面，成长于氧化披覆层上的其他层的品质也可被改善。

Semiconductor device

【技术实现步骤摘要】
半导体装置本专利技术是一件分案申请，原申请的申请日为2015年05月26日，申请号为201510274000.5，专利技术名称为：半导体装置与其的制造方法。
本专利技术涉及一种半导体装置及其制造方法。
技术介绍
随着半导体技术的不断发展，硅基半导体的技术已非常成熟。然而随着元件尺寸的不断缩小，许多元件性能却也面临到一些来自材料本身所造成的瓶颈。许多下一世代的半导体元件技术也陆续提出，其中III-V族半导体材料，尤其是氮基材料，例如氮化镓，更因其具有特殊的自发极化效应、压电极化效应与能形成二维电子气(2DEG)，具有高电子饱和速度与高崩溃电场，使得氮化镓元件受到瞩目，特别是常关型氮化镓晶体管。
技术实现思路
本专利技术的一实施方式提供一种半导体装置，包含基板、沟道层、间隔层、阻挡层与氧化披覆层。沟道层置于基板上。间隔层置于沟道层上。阻挡层置于间隔层上。氧化披覆层置于阻挡层上。氧化披覆层的材质为氮氧化物。在一或多个实施方式中，间隔层的厚度小于5纳米。在一或多个实施方式中，间隔层的材质为氮化铝。在一或多个实施方式中，氧化披覆层的厚度小于5纳米。在一或多个实施方式中，氧化披覆层的材质为氮氧化铝。在一或多个实施方式中，阻挡层的材质为氮化镓铝(AlxGa(1-x)N)，且0.1≤x≤0.4。在一或多个实施方式中，半导体装置还包含源极、漏极与栅极。源极与漏极置于阻挡层上。栅极至少置于氧化披覆层上与置于源极与漏极之间。在一或多个实施方式中，半导体装置还包含保护层，置于氧化披覆层上，且至少一部分的保护层置于氧化披覆层与栅极之间。在一或多个实施方式中，间隔层具有氧化区域。氧化披覆层具有第一凹槽，且阻挡层具有第二凹槽。第一凹槽与第二凹槽一并暴露至少一部分的氧化区域，且至少一部分的栅极置于第一凹槽与第二凹槽中。在一或多个实施方式中，半导体装置还包含保护层，共形地置于第一凹槽与第二凹槽中，且至少一部分的保护层置于栅极与间隔层的氧化区域之间。本专利技术的另一实施方式提供一种半导体装置的制造方法，包含形成沟道层于基板上。形成间隔层于沟道层上。形成阻挡层于间隔层上。形成披覆层于阻挡层上。氧化披覆层，以形成氧化披覆层于阻挡层上。氧化披覆层的材质为氮氧化物。在一或多个实施方式中，间隔层的材质为氮化铝。在一或多个实施方式中，氧化披覆层的材质为氮氧化铝。在一或多个实施方式中，阻挡层的材质为氮化镓铝(AlxGa(1-x)N)，且0.1≤x≤0.4。在一或多个实施方式中，披覆层使用一高温氧化工艺氧化，且该温度高于700℃。在一或多个实施方式中，制造方法还包含形成源极与漏极于阻挡层上。形成栅极于至少氧化披覆层上且于源极与漏极之间。在一或多个实施方式中，制造方法还包含形成保护层于氧化披覆层上，且形成至少一部分的保护层于氧化披覆层与栅极之间。在一或多个实施方式中，制造方法还包含形成第一凹槽于披覆层中以暴露出一部分的阻挡层。通过第一凹槽形成第二凹槽于阻挡层中以暴露出一部分的间隔层。在一或多个实施方式中，氧化披覆层包含一并氧化披覆层与部分的间隔层，以形成氧化披覆层与氧化区域于间隔层中。形成栅极包含更形成栅极于第一凹槽与第二凹槽中。在一或多个实施方式中，制造方法还包含共形地形成保护层于第一凹槽与第二凹槽中，使得至少一部分的保护层置于栅极与间隔层的氧化区域之间。本专利技术的再一实施方式提供一种半导体装置的制造方法，包含形成沟道层于基板上。形成间隔层于沟道层上。形成阻挡层于间隔层上。形成披覆层于阻挡层上。通过蚀刻披覆层以形成第一凹槽于披覆层中。通过蚀刻阻挡层以形成第二凹槽于阻挡层中，以暴露一部分的间隔层。氧化披覆层与被暴露的间隔层，以形成氧化披覆层与氧化区域。氧化披覆层的材质为氮氧化物。在一或多个实施方式中，间隔层的材质为氮化铝。在一或多个实施方式中，氧化披覆层的材质为氮氧化铝。在一或多个实施方式中，阻挡层的材质为氮化镓铝(AlxGa(1-x)N)，且0.1≤x≤0.4。在一或多个实施方式中，披覆层使用一高温氧化工艺氧化，且温度高于700℃。在上述实施方式中，披覆层的缺陷可减少，因此披覆层的表面为平坦表面。更进一步地，氧化工艺可将披覆层去极化，如此一来，氧化披覆层的缺陷可进一步地被减少。再加上，因氧化披覆层被去极化，因此其表面为平坦表面，成长于氧化披覆层上的其他层的品质也可被改善。附图说明图1A至图1E为本专利技术第一实施方式的半导体装置于不同阶段的制造流程剖面图。图2A与图2B为本专利技术第二实施方式的半导体装置于不同阶段的制造流程剖面图。图3A与图3B为本专利技术第三实施方式的半导体装置于不同阶段的制造流程剖面图。图4A至图4D为本专利技术第四实施方式的半导体装置于不同阶段的制造流程剖面图。图5A与图5B为本专利技术第五实施方式的半导体装置于不同阶段的制造流程剖面图。其中，附图标记说明如下：110：基板156：第一凹槽120：沟道层160：源极122：二维电子气通道170：漏极130：间隔层180：栅极132：氧化部分190：保护层140：阻挡层210：缓冲层142：第二凹槽250：牺牲层150：披覆层T1、T2、T3：厚度155：氧化披覆层具体实施方式以下将以附图揭露本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示之。图1A至图1E为本专利技术第一实施方式的半导体装置于不同阶段的制造流程剖面图。如图1A所示，首先提供一基板110。接着，可选择性地形成一缓冲层210于基板110上。在本实施方式中，基板110的材质可为蓝宝石(Sapphire)、硅(Si)或碳化硅(SiC)，而缓冲层210的材质可为氮化铝(AlN)或其他合适的材质。之后，形成一沟道层120于基板110上或上方。举例而言，在图1A中，沟道层120形成于基板110上方且形成于缓冲层210上。在本实施方式中，沟道层120的材质可为氮化镓(GaN)，而形成沟道层120的方法可为化学气相沉积(chemicalvapordeposition,CVD)法。接着请参照图1B。形成一间隔层130于沟道层120上。在本实施方式中，间隔层130的材质可为氮化铝(AlN)，间隔层130的厚度T1可小于5纳米，而形成间隔层130的方法可为金属有机化学气相沉积(metalorganicchemicalvapordeposition,MOCVD)法。接着请参照图1C。之后，形成一阻挡层140于间隔层130上。在本实施方式中，阻挡层140的材质为氮化镓铝(AlxGa(1-x)N)，且0.1≤x≤0本文档来自技高网...

【技术保护点】
1.一种半导体装置，包含：/n一基板；/n一沟道层，置于该基板上或该基板上方，其中该沟道层中具有一二维电子气通道；/n一间隔层，置于该沟道层上并与该沟道层接触；/n一阻挡层，置于该间隔层上并与该间隔层接触；以及/n一氧化披覆层，置于该阻挡层上并与该阻挡层接触，其中该氧化披覆层的材质为氮氧化物；/n一源极与一漏极，置于该阻挡层上或该阻挡层上方；/n一栅极，至少置于该氧化披覆层上或该氧化披覆层上方，位于该源极与该漏极之间，其中，该间隔层具有一氧化区域，该氧化披覆层具有一第一凹槽，且该阻挡层具有一第二凹槽，该第一凹槽与该第二凹槽一并暴露至少一部分的该氧化区域，且至少一部分的该栅极置于该第一凹槽与该第二凹槽中；以及/n一保护层，置于该氧化披覆层上，且至少一部分的该保护层置于该氧化披覆层与该栅极之间，且至少一部分的该保护层与该阻挡层接触。/n

【技术特征摘要】
20140530 US 62/005,2941.一种半导体装置，包含：
一基板；
一沟道层，置于该基板上或该基板上方，其中该沟道层中具有一二维电子气通道；
一间隔层，置于该沟道层上并与该沟道层接触；
一阻挡层，置于该间隔层上并与该间隔层接触；以及
一氧化披覆层，置于该阻挡层上并与该阻挡层接触，其中该氧化披覆层的材质为氮氧化物；
一源极与一漏极，置于该阻挡层上或该阻挡层上方；
一栅极，至少置于该氧化披覆层上或该氧化披覆层上方，位于该源极与该漏极之间，其中，该间隔层具有一氧化区域，该氧化披覆层具有一第一凹槽，且该阻挡层具有一第二凹槽，该第一凹槽与该第二凹槽一并暴露至少一部分的该氧化区域，且至少一部分的该栅极置于该第一凹槽与该第二凹槽中；...

【专利技术属性】
技术研发人员：廖文甲，
申请(专利权)人：台达电子工业股份有限公司，
类型：发明
国别省市：中国台湾;71