半导体结构以及静电防护装置制造方法及图纸

本发明专利技术提供一种半导体结构以及静电防护装置。该半导体结构包括：第一P型阱、第一P型扩散区、第一N型阱、第一N型扩散区、第二P型扩散区以及第一多晶硅层。第一P型扩散区设置于第一P型阱之内，且耦接至第一电极。第一N型阱与第一P型阱相邻。第一N型扩散区设置于第一N型阱之内。第二P型扩散区设置于第一P型扩散区以及第一N型扩散区之间，且设置于第一N型阱之内。第二P型扩散区以及第一N型扩散区耦接至第二电极。第一多晶硅层设置于第一P型扩散区之上。本发明专利技术可以有效的提升静电防护的机器放电模式的保护能力。

Semiconductor structure and electrostatic protection device

【技术实现步骤摘要】
半导体结构以及静电防护装置
本专利技术是有关于一种半导体结构，特别是有关于一种作为静电防护装置的半导体结构。
技术介绍
集成电路可因各种不同的静电放电事件而导致严重的损毁，一个主要的静电放电机制来自于人体，称之为人体放电模式(HumanBodyModel,HBM)，人体于100毫微秒(nano-second)左右的时间内，产生数安培的尖端电流至集成电路而将电路烧毁。第二种静电放电机制来自于金属物体，称之为机器放电模式(MachineModel,MM)，其产生较人体放电模式更高上许多的上升时间以及电流位准。第三种静电放电机制为元件充电模式(Charged-DeviceModel,CDM)，其中集成电路本身累积电荷并在上升时间不到0.5毫微秒的时间内，放电至接地端。因此，我们需要有效的静电保护装置来保护集成电路免于静电放电的危害。
技术实现思路
有鉴于此，本专利技术提出一种半导体结构，包括：一第一P型阱、一第一P型扩散区、一第一N型阱、一第一N型扩散区、一第二P型扩散区以及一第一多晶硅层。上述第一P型扩散区设置于上述第一P型阱之内，且耦接至一第一电极。上述第一N型阱与上述第一P型阱相邻。上述第一N型扩散区设置于上述第一N型阱之内。上述第二P型扩散区设置于上述第一P型扩散区以及上述第一N型扩散区之间，且设置于上述第一N型阱之内，其中上述第二P型扩散区以及上述第一N型扩散区耦接至一第二电极。上述第一多晶硅层设置于上述第一P型扩散区之上。根据本专利技术的一实施例，半导体结构更包括：一外延层、一第二P型阱以及一第二N型阱。上述第二P型阱设置于上述外延层之上，其中上述第一P型阱设置于上述第一P型阱之内。上述第二N型阱设置于上述外延层之上且与上述第二P型阱相邻，其中上述第一N型阱设置于上述第二N型阱之内，其中上述外延层为N型。根据本专利技术的一实施例，上述第一多晶硅层耦接至上述第一电极。根据本专利技术的另一实施例，上述第一多晶硅层为浮接。根据本专利技术的一实施例，半导体结构更包括：一第一氧化保护层以及一浅沟渠隔离区。上述第一氧化保护层，形成于上述第二P型扩散区之上且与上述第一多晶硅层相邻，其中上述氧化防护层与上述第一多晶硅层具有一第一间距。上述浅沟渠隔离区形成于上述第一P型扩散区以及上述第二P型扩散区之间。根据本专利技术的一实施例，上述第一P型扩散区以及上述浅沟渠隔离区具有一第二间距，上述第二P型扩散区直接耦接至上述浅沟渠隔离区。根据本专利技术的另一实施例，上述第一多晶硅层设置于上述第一P型扩散区以及上述第二P型扩散区之上。根据本专利技术的一实施例，半导体结构更包括一第二多晶硅层。上述第二多晶硅层设置于上述第二P型扩散区以及上述第一N型扩散区之上，其中上述第二多晶硅层为浮接。本专利技术更提出一种静电防护装置，用以将一第一电极的静电电荷放电至一第二电极，包括：一第一P型阱、一第一P型扩散区、一第一N型阱、一第一N型扩散区、一第二P型扩散区以及一第一多晶硅层。上述第一P型扩散区设置于上述第一P型阱之内，且耦接至上述第一电极。上述第一N型阱与上述第一P型阱相邻。上述第一N型扩散区设置于上述第一N型阱之内。上述第二P型扩散区设置于上述第一P型扩散区以及上述第一N型扩散区之间，且设置于上述第一N型阱之内，其中上述第二P型扩散区以及上述第一N型扩散区耦接至上述第二电极。上述第一多晶硅层设置于上述第一P型扩散区之上。根据本专利技术的一实施例，上述第一多晶硅层耦接至上述第一电极。根据本专利技术的另一实施例，上述第一多晶硅层为浮接。根据本专利技术的一实施例，静电防护装置更包括：一第一氧化保护层以及一浅沟渠隔离区。上述第一氧化保护层形成于上述第二P型扩散区之上且与上述第一多晶硅层相邻，其中上述氧化防护层与上述第一多晶硅层具有一第一间距。上述浅沟渠隔离区形成于上述第一P型扩散区以及上述第二P型扩散区之间。根据本专利技术的一实施例，上述第一P型扩散区以及上述浅沟渠隔离区具有一第二间距，上述第二P型扩散区直接耦接至上述浅沟渠隔离区。根据本专利技术的另一实施例，上述第一多晶硅层设置于上述第一P型扩散区以及上述第二P型扩散区之上。根据本专利技术的一实施例，静电防护装置更包括：一第二多晶硅层。上述第二多晶硅层设置于上述第二P型扩散区以及上述第一N型扩散区之上，其中上述第二多晶硅层为浮接。本专利技术可以有效的提升静电防护的机器放电模式的保护能力。附图说明图1是显示根据本专利技术的一实施例所述的半导体结构的剖面图；图2是显示根据本专利技术的另一实施例所述的半导体结构的剖面图；图3是显示根据本专利技术的另一实施例所述的半导体结构的剖面图；图4是显示根据本专利技术的另一实施例所述的半导体结构的剖面图；图5是显示根据本专利技术的另一实施例所述的半导体结构的剖面图；图6是显示根据本专利技术的另一实施例所述的半导体结构的剖面图；图7是显示根据本专利技术的另一实施例所述的半导体结构的剖面图；图8是显示根据本专利技术的另一实施例所述的半导体结构的剖面图；图9是显示根据本专利技术的另一实施例所述的半导体结构的剖面图；以及图10是显示根据本专利技术的另一实施例所述的半导体结构的剖面图。附图标号100、200、300、400、500半导体结构；600、700、800、900、1000半导体结构；110第一P型扩散区；120第二P型扩散区；130第一N型扩散区；141、541、641、741、841、941、1043第一多晶硅层；142氧化保护层；151第一电极；152第二电极；160浅沟渠隔离区；943、1043第二多晶硅层；PW1第一P型阱；PW2第二P型阱；NW1第一N型阱；NW2第二N型阱；EPI外延层；S1第一间距；S2第二间距。具体实施方式以下针对本专利技术一些实施例的元件基底、半导体装置及半导体装置的制造方法作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本专利技术一些实施例的不同样态。以下所述特定的元件及排列方式仅为简单清楚描述本专利技术一些实施例。当然，这些仅用以举例而非本专利技术的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。此外，实施例中可能使用相对性的用语，例如“较低”或“底部”及“较高”或“顶部”，以描述图式的一个元件对于另一元件的相对关系。能理解的是，如果将图式的装置翻转使其上下颠倒，则所叙述在“较低”侧的元件将会成为在“较高”侧的元件。在此，“约”、“大约”、“大抵”的用语通常表本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n一第一P型阱；/n一第一P型扩散区，设置于所述第一P型阱之内，且耦接至一第一电极；/n一第一N型阱，与所述第一P型阱相邻；/n一第一N型扩散区，设置于所述第一N型阱之内；/n一第二P型扩散区，设置于所述第一P型扩散区以及所述第一N型扩散区之间，且设置于所述第一N型阱之内，其中所述第二P型扩散区以及所述第一N型扩散区耦接至一第二电极；以及/n一第一多晶硅层，设置于所述第一P型扩散区之上。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
一第一P型阱；
一第一P型扩散区，设置于所述第一P型阱之内，且耦接至一第一电极；
一第一N型阱，与所述第一P型阱相邻；
一第一N型扩散区，设置于所述第一N型阱之内；
一第二P型扩散区，设置于所述第一P型扩散区以及所述第一N型扩散区之间，且设置于所述第一N型阱之内，其中所述第二P型扩散区以及所述第一N型扩散区耦接至一第二电极；以及
一第一多晶硅层，设置于所述第一P型扩散区之上。


2.如权利要求1所述的半导体结构，其特征在于，更包括：
一外延层；
一第二P型阱，设置于所述外延层之上，其中所述第一P型阱设置于所述第一P型阱之内；以及
一第二N型阱，设置于所述外延层之上且与所述第二P型阱相邻，其中所述第一N型阱设置于所述第二N型阱之内，其中所述外延层为N型。


3.如权利要求1所述的半导体结构，其特征在于，所述第一多晶硅层耦接至所述第一电极。


4.如权利要求1所述的半导体结构，其特征在于，所述第一多晶硅层为浮接。


5.如权利要求1所述的半导体结构，其特征在于，更包括：
一第一氧化保护层，形成于所述第二P型扩散区之上且与所述第一多晶硅层相邻，其中所述氧化防护层与所述第一多晶硅层具有一第一间距；以及
一浅沟渠隔离区，形成于所述第一P型扩散区以及所述第二P型扩散区之间。


6.如权利要求5所述的半导体结构，其特征在于，所述第一P型扩散区以及所述浅沟渠隔离区具有一第二间距，所述第二P型扩散区直接耦接至所述浅沟渠隔离区。


7.如权利要求1所述的半导体结构，其特征在于，所述第一多晶硅层设置于所述第一P型扩散区以及所述第二P型扩散区之上。


8.如权利要求1所述的半导体结构，其特征在于，更...

【专利技术属性】
技术研发人员：林志轩，黄绍璋，叶家荣，周业宁，邱华琦，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾;71