半导体结构以及静电防护装置制造方法及图纸

本发明专利技术提供一种半导体结构以及静电防护装置。该半导体结构包括：第一P型阱、第一P型扩散区、第一N型阱、第一N型扩散区、第二P型扩散区以及第一多晶硅层。第一P型扩散区设置于第一P型阱之内，且耦接至第一电极。第一N型阱与第一P型阱相邻。第一N型扩散区设置于第一N型阱之内。第二P型扩散区设置于第一P型扩散区以及第一N型扩散区之间，且设置于第一N型阱之内。第二P型扩散区以及第一N型扩散区耦接至第二电极。第一多晶硅层设置于第一P型扩散区之上。本发明专利技术可以有效的提升静电防护的机器放电模式的保护能力。

Semiconductor structure and electrostatic protection device

【技术实现步骤摘要】
半导体结构以及静电防护装置
本专利技术是有关于一种半导体结构，特别是有关于一种作为静电防护装置的半导体结构。
技术介绍
集成电路可因各种不同的静电放电事件而导致严重的损毁，一个主要的静电放电机制来自于人体，称之为人体放电模式(HumanBodyModel,HBM)，人体于100毫微秒(nano-second)左右的时间内，产生数安培的尖端电流至集成电路而将电路烧毁。第二种静电放电机制来自于金属物体，称之为机器放电模式(MachineModel,MM)，其产生较人体放电模式更高上许多的上升时间以及电流位准。第三种静电放电机制为元件充电模式(Charged-DeviceModel,CDM)，其中集成电路本身累积电荷并在上升时间不到0.5毫微秒的时间内，放电至接地端。因此，我们需要有效的静电保护装置来保护集成电路免于静电放电的危害。
技术实现思路
有鉴于此，本专利技术提出一种半导体结构，包括：一第一P型阱、一第一P型扩散区、一第一N型阱、一第一N型扩散区、一第二P型扩散区以及一第一多晶硅层。上述第一P型扩散区设置于上述第一P型阱之本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n一第一P型阱；/n一第一P型扩散区，设置于所述第一P型阱之内，且耦接至一第一电极；/n一第一N型阱，与所述第一P型阱相邻；/n一第一N型扩散区，设置于所述第一N型阱之内；/n一第二P型扩散区，设置于所述第一P型扩散区以及所述第一N型扩散区之间，且设置于所述第一N型阱之内，其中所述第二P型扩散区以及所述第一N型扩散区耦接至一第二电极；以及/n一第一多晶硅层，设置于所述第一P型扩散区之上。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
一第一P型阱；
一第一P型扩散区，设置于所述第一P型阱之内，且耦接至一第一电极；
一第一N型阱，与所述第一P型阱相邻；
一第一N型扩散区，设置于所述第一N型阱之内；
一第二P型扩散区，设置于所述第一P型扩散区以及所述第一N型扩散区之间，且设置于所述第一N型阱之内，其中所述第二P型扩散区以及所述第一N型扩散区耦接至一第二电极；以及
一第一多晶硅层，设置于所述第一P型扩散区之上。


2.如权利要求1所述的半导体结构，其特征在于，更包括：
一外延层；
一第二P型阱，设置于所述外延层之上，其中所述第一P型阱设置于所述第一P型阱之内；以及
一第二N型阱，设置于所述外延层之上且与所述第二P型阱相邻，其中所述第一N型阱设置于所述第二N型阱之内，其中所述外延层为N型。


3.如权利要求1所述的半导体结构，其特征在于，所述第一多晶硅层耦接至所述第一电极。


4.如权利要求1所述的半导体结构，其特征在于，所述第一多晶硅层为浮接。


5.如权利要求1所述的半导体结构，其特征在于，更包括：
一第一氧化保护层，形成于所述第二P型扩散区之上且与所述第一多晶硅层相邻，其中所述氧化防护层与所述第一多晶硅层具有一第一间距；以及
一浅沟渠隔离区，形成于所述第一P型扩散区以及所述第二P型扩散区之间。


6.如权利要求5所述的半导体结构，其特征在于，所述第一P型扩散区以及所述浅沟渠隔离区具有一第二间距，所述第二P型扩散区直接耦接至所述浅沟渠隔离区。


7.如权利要求1所述的半导体结构，其特征在于，所述第一多晶硅层设置于所述第一P型扩散区以及所述第二P型扩散区之上。


8.如权利要求1所述的半导体结构，其特征在于，更...

【专利技术属性】
技术研发人员：林志轩，黄绍璋，叶家荣，周业宁，邱华琦，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾;71