【技术实现步骤摘要】
用于全环栅晶体管器件的子鳍隔离方案
技术介绍
半导体器件是利用半导体材料的电子特性的电子部件，半导体材料例如硅(Si)，锗(Ge)，锗化硅(SiGe)和砷化镓(GaAs)。场效应管(FET)是包括三个端子的半导体器件：栅极、源极、和漏极。FET使用由栅极施加的电场来控制沟道的导电性，电荷载流子(例如电子或空穴)通过该沟道在源极和漏极之间流动。在电荷载流子为电子的情况下，该FET被称为n沟道或n型器件，在电荷载流子为空穴的情况下，该FET被称为p沟道或p型器件。一些FFT具有被称为主体或衬底的第四端子，其可被用于偏置晶体管。另外，金属氧化物半导体FET(MOSFET)包括在栅极和沟道之间的栅极电介质。MOSFET也称为金属-绝缘体-半导体FET(MISFET)或绝缘栅FET(IGFET)。互补MOS(CMOS)结构使用p沟道MOSFET(PMOS)和n沟道MOSFET(NMOS)的组合来实现逻辑门和其他数字电路。FinFET是围绕薄的带状半导体材料(通常称为鳍)构建的MOSFET晶体管。FinFET器件的导电沟道位于与栅极电介质相邻的鳍的外部部分上...
【技术保护点】
1.一种包括至少一个晶体管的集成电路，所述集成电路包括：/n衬底；/n位于所述衬底之上的主体，所述主体包括半导体材料；/n栅极结构，环绕在所述主体周围并与所述衬底接触，所述栅极结构包括栅极电极和栅极电介质，所述栅极电介质在所述栅极电极和所述主体之间，所述栅极电极包括一种或多种金属；/n源极区域和漏极区域，所述主体在所述源极区域和所述漏极区域之间，所述源极区域和所述漏极区域包括半导体材料；/n第一层，包括一种或多种电介质，所述第一层的至少一部分在所述衬底和所述源极区域之间；和/n第二层，包括一种或多种电介质，所述第二层的至少一部分在所述衬底和所述漏极区域之间。/n
【技术特征摘要】
20180806 US 16/055,6341.一种包括至少一个晶体管的集成电路，所述集成电路包括：
衬底；
位于所述衬底之上的主体，所述主体包括半导体材料；
栅极结构，环绕在所述主体周围并与所述衬底接触，所述栅极结构包括栅极电极和栅极电介质，所述栅极电介质在所述栅极电极和所述主体之间，所述栅极电极包括一种或多种金属；
源极区域和漏极区域，所述主体在所述源极区域和所述漏极区域之间，所述源极区域和所述漏极区域包括半导体材料；
第一层，包括一种或多种电介质，所述第一层的至少一部分在所述衬底和所述源极区域之间；和
第二层，包括一种或多种电介质，所述第二层的至少一部分在所述衬底和所述漏极区域之间。
2.根据权利要求1所述的集成电路，其中所述衬底是体硅衬底。
3.根据权利要求1所述的集成电路，其中所述主体是纳米线，纳米带，或纳米片。
4.根据权利要求1所述的集成电路，其中所述第一层和所述第二层包括相同的材料。
5.根据权利要求1-4中任一项所述的集成电路，其中所述第一层的一部分在所述主体和所述衬底之间，并且所述第二层的一部分在所述主体和所述衬底之间。
6.根据权利要求1-4中任一项所述的集成电路，还包括：
第一接触结构，与所述源极区域接触，所述第一接触结构包括一种或多种金属，所述第一层的一部分在所述栅极结构和所述第一接触结构之间；以及
第二接触结构，与所述漏极区域接触，所述第二接触结构包括一种或多种金属，所述第二层的一部分位于所述栅极结构和所述第二接触结构之间。
7.根据权利要求1-4中任一项所述的集成电路，其中所述第一层与形成在所述衬底中的第一沟槽是共形的，并且所述第二层与形成在所述衬底中的第二沟槽是共形的。
8.根据权利要求1-4中任一项所述的集成电路，其中包括在所述主体中的所述半导体材料包括硅或锗中的至少一种。
9.根据权利要求1-4中任一项所述的集成电路，其中包括在所述主体中的所述半导体材料包括III-V族半导体材料。
10.根据权利要求1-4中任一项所述的集成电路，其中所述第一层的底部表面低于所述衬底的顶部表面，并且所述第二层的底部表面低于所述衬底的顶部表面。
11.根据权利要求1-4中任一项所述的集成电路，还包括在所述源极区域和所述漏极区域之间的附...
【专利技术属性】
技术研发人员：B·古哈，W·许，T·加尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。