一种低电磁干扰功率器件终端结构制造技术

本发明专利技术提供了一种低电磁干扰功率器件终端结构，所述终端结构包括：从下至上依次层叠设置的金属化漏极、第一导电类型半导体衬底和第一导电类型半导体外延层，以及第二导电类型半导体主结、第二导电类型半导体等位环、第一导电类型截止环、第二导电类型半导体场限环、第一介质层、第二介质层、第三介质层、导电场板、电阻和金属化源极。本发明专利技术能够在场限环和场板之间引入HK介质层，由半导体场限环、HK介质层和场板构成MIS电容结构，并与相邻的多晶硅电阻串联，从而在源极和漏极高电位之间形成了RC吸收网络，能够有效抑制功率器件在快速开关中产生的dv/dt和di/dt，缓解EMI噪声。

A low EMI power device terminal structure

【技术实现步骤摘要】
一种低电磁干扰功率器件终端结构
本专利技术涉及功率半导体器件领域，具体来讲，涉及一种功率器件终端结构。
技术介绍
通常，功率器件的典型应用环境是开关电源，为满足开关电源小型化需求，其本身的开关频率和功率密度不断提高，模块化和功能集成可以提高电子元器件的功率密度，但也会产生越来越复杂的内部电磁境。功率器件在快速开关转换状态下，其电压和电流在短时间内急剧变化，产生高的dv/dt和di/dt，成为一个很强的电磁干扰源。在电磁干扰（EMI）抑制技术方面，一是从电路传导途径方面来减弱高频高幅值的电磁干扰，例如通过EMI滤波器的设计，可有效抑制共模干扰和差模干扰，但只能局限于滤除某一频段内的高频杂波。二是从器件设计方面改善寄生电容，但容易增大器件开关损耗或增加器件工艺步骤。
技术实现思路
本专利技术的目的在于解决现有技术存在的上述不足中的至少一项。为了实现上述目的，本专利技术的目的之一在于提供一种能够降低电磁干扰的功率器件终端结构。为了实现上述目的，本专利技术提供了一种低电磁干扰功率器件终端结构，所述低电磁干扰功本文档来自技高网...

【技术保护点】
1.一种低电磁干扰功率器件终端结构，其特征在于，所述低电磁干扰功率器件终端结构包括：从下至上依次层叠设置的金属化漏极、第一导电类型半导体衬底和第一导电类型半导体外延层，以及第二导电类型半导体主结、第二导电类型半导体等位环、第一导电类型截止环、第二导电类型半导体场限环、第一介质层、第二介质层、第三介质层、导电场板、电阻和金属化源极，其中，/n第二导电类型半导体主结、第二导电类型半导体等位环和第一导电类型截止环设置在所述第一导电类型半导体外延层上部，且所述第二导电类型半导体主结与位于其正上方的金属化源极直接接触，所述第二导电类型半导体等位环与所述第二导电类型半导体主结相接触，所述第一导电类型截止环...

【技术特征摘要】
1.一种低电磁干扰功率器件终端结构，其特征在于，所述低电磁干扰功率器件终端结构包括：从下至上依次层叠设置的金属化漏极、第一导电类型半导体衬底和第一导电类型半导体外延层，以及第二导电类型半导体主结、第二导电类型半导体等位环、第一导电类型截止环、第二导电类型半导体场限环、第一介质层、第二介质层、第三介质层、导电场板、电阻和金属化源极，其中，
第二导电类型半导体主结、第二导电类型半导体等位环和第一导电类型截止环设置在所述第一导电类型半导体外延层上部，且所述第二导电类型半导体主结与位于其正上方的金属化源极直接接触，所述第二导电类型半导体等位环与所述第二导电类型半导体主结相接触，所述第一导电类型截止环位于远离第二导电类型半导体主结的远端一侧；
所述第二导电类型半导体场限环设置在第一导电类型半导体外延层上部且位于所述第二导电类型半导体等位环与第一导电类型截止环之间；
多个彼此相隔的第一介质层分别覆盖第二导电类型半导体等位环等位环、第一导电类型截止环、以及第二导电类型半导体场限环的上表面，且每个第一介质层上表面上相应覆盖有一个导电场板，同时所述多个彼此相隔的第一介质层中每两个第一介质层之间设置有一个所述第二介质...

【专利技术属性】
技术研发人员：蔡少峰，任敏，高巍，李科，陈凤甫，邓波，贺勇，蒲俊德，
申请(专利权)人：四川立泰电子有限公司，
类型：发明
国别省市：四川;51