双端口SRAM的版图和双端口SRAM及其制造方法技术

本发明专利技术涉及双端口SRAM的版图和双端口SRAM及其制造方法，涉及半导体集成电路设计，通过将包括第二控制管的第二有源区布局在包括第一下拉管的第一有源区与包括第一上拉管的第三有源区之间，并布局第一接触孔，第一接触孔位于第二控制管的漏/源端和用于形成第一下拉管的栅极的多晶硅上，将包括第三控制管的第五有源区布局在包括第二下拉管的第六有源区与包括第二上拉管的第四有源区之间，并布局第四接触孔，第四接触孔位于第三控制管的漏/源端和用于形成第二下拉管的栅极的多晶硅上，如此增加了双端口SRAM单元的对称性，使得SRAM单元读操作的速度匹配，而提高了读写速度。

Layout of dual port SRAM, dual port SRAM and its manufacturing method

【技术实现步骤摘要】
双端口SRAM的版图和双端口SRAM及其制造方法
本专利技术涉及半导体集成电路设计，尤其涉及一种双端口SRAM的版图和双端口SRAM及其制造方法。
技术介绍
随着计算机和智能手机的发展，其内部核心处理器的频率越来越高，功能也越来越强。静态随机存取存储器(StaticRandom-AccessMemory，SRAM)是随机存取存储器的一种。目前，CPU和片上系统(SoC)约有一半以上的面积为SRAM所占据，这主要得益于SRAM有较高的速度和较小的泄露电流，可以适应CPU/SoC对缓存器的容量、带宽和速度要求。衡量半导体存储器的性能指标有很多，其中最重要的是存储器的存取速度。双端口SRAM(Dual-portSRAM)作为CPU的一级高速缓冲存储器(cache)，其读写速度是更重要的参数，直接影响到CPU的实际运行速度。
技术实现思路
本专利技术的目的在于提供一种双端口SRAM的版图，增加了双端口SRAM单元的对称性，使得SRAM单元读操作的速度匹配，而提高了读写速度。本专利技术提供的双端口SRAM的版图，包括：依次排布本文档来自技高网...

【技术保护点】
1.一种双端口SRAM的版图，其特征在于，包括：/n依次排布的第一有源区、第二有源区、第三有源区、第四有源区、第五有源区和第六有源区，第一有源区中形成有双端口SRAM的第一下拉管PD1和双端口SRAM的第一控制管PG1-A，第二有源区中形成有双端口SRAM的第二控制管PG1-B，第三有源区中形成有双端口SRAM的第一上拉管PU1，第四有源区中形成有双端口SRAM的第二上拉管PU2，第五有源区中形成有双端口SRAM的第三控制管PG2-B，第六有源区中形成有双端口SRAM的第四控制管PG2-A和双端口SRAM的第二下拉管PD2；/n第一下拉管PD1和第一上拉管PU1的栅极结构由第一多晶硅形成，第一...

【技术特征摘要】
1.一种双端口SRAM的版图，其特征在于，包括：
依次排布的第一有源区、第二有源区、第三有源区、第四有源区、第五有源区和第六有源区，第一有源区中形成有双端口SRAM的第一下拉管PD1和双端口SRAM的第一控制管PG1-A，第二有源区中形成有双端口SRAM的第二控制管PG1-B，第三有源区中形成有双端口SRAM的第一上拉管PU1，第四有源区中形成有双端口SRAM的第二上拉管PU2，第五有源区中形成有双端口SRAM的第三控制管PG2-B，第六有源区中形成有双端口SRAM的第四控制管PG2-A和双端口SRAM的第二下拉管PD2；
第一下拉管PD1和第一上拉管PU1的栅极结构由第一多晶硅形成，第一控制管PG1-A和第二控制管PG1-B的栅极结构由第二多晶硅形成，第二下拉管PD2和第二上拉管PU2的栅极结构由第三多晶硅形成，第四控制管PG2-A和第三控制管PG2-B的栅极结构由第四多晶硅形成；
第一接触孔，位于第二控制管PG1-B的漏/源端和用于形成第一下拉管PD1和第一上拉管PU1的栅极的第一多晶硅上，其中第一接触孔的高度低于同层的其它接触孔的高度，并高于第一多晶硅的高度；
第一金属线，连接位于第一有源区上的第二接触孔和位于第三有源区上的第三接触孔；
第四接触孔，位于第三控制管PG2-B的漏/源端和用于形成第二下拉管PD2和第二上拉管PU2的栅极的第三多晶硅上，其中第四接触孔的高度低于同层的其它接触孔的高度，并高于第三多晶硅的高度；以及
第二金属线，连接位于第六有源区上的第五接触孔和位于第四有源区上的第六接触孔。


2.根据权利要求1所述的双端口SRAM的版图，其特征在于，第一多晶硅在其长度方向上超出第一有源区，以形成第一多晶硅延长部。


3.根据权利要求1所述的双端口SRAM的版图，其特征在于，第三多晶硅在其长度方向上超出第六有源区，以形成第二多晶硅延长部。


4.根据权利要求1所述的双端口SRAM的版图，其特征在于，第一多晶硅进一步延伸至第四有源区，并与第四有源区上的第六接触孔连接；第三多晶硅进一步延伸至第三有源区，并与第三有源区上的第三接触孔连接。


5.根据权利要求1所述的双端口SRAM的版图，其特征在于，第一控制管PG1-A和第二控制管PG1-B的栅极通过位于第二多晶硅上的接触孔连接第一字线WL1；第四控制管PG2-A和第三控制管PG2-B的栅极通过位于第四多晶硅上的接触孔连接第二字线WL2。


6.根据权利要求1所述的双端口SRAM的版图，其特征在于，位于第一有源区上的一接触孔连接接地端Vss，位于第一有源区上的一接触孔连接第一位线BL1；位于第二有源区上的一接触孔连接第二位线BLB1；位于第三有源区上的一接触孔连接电压端Vdd；位于第四有源区上的一接触孔连接电压端Vdd；位于第五有源区上的一接触孔连接第三位线BLB2；位于第六有源区上的一接触孔连接第四位线BL2，位于第六有源区上的一接触孔连接接地端Vss，其中第一位线BL1和第二位线BLB1组成一对互为反相的位线结构，第三位线BLB2和第四位线BL2组成一对互为反相的位线结构。


7.一种形成于半导体衬底上的双端口SRAM结构，其特征在于，包括：
半导体衬底，包括由多个STI隔离出的依次排列的第一有源区、第二有源区、第三有源区、第四有源区、第五有源区和第六有源区；
第一有源区中形成有双端口SRAM的第一下拉管PD1和双端口SRAM的第一控制管PG1-A，第二有源区中形成有双端口SRAM的第二控制管PG1-B，第三有源区中形成有双端口SRAM的第一上拉管PU1，第四有源区中形成有双端口SRAM的第二上拉管PU2，第五有源区中形成有双端口SRAM的第三控制管PG2-B，第六有源区中形成有双端口SRAM的第四控制管PG2-A和双端口SRAM的第二下拉管PD2；
第一下拉管PD1和第一上拉管PU1的栅极结构由第一多晶硅形成，第一控制管PG1-A和第二控制管PG1-B的栅极结构由第二多晶硅形成，第二下拉管PD2和第二上拉管PU2的栅极结构由第三多晶硅形成，第四控制管PG2-A和第三控制管PG2-B的栅极结构由第四多晶硅形成；
第一接触孔，位于第二控制管PG1-B的漏/源端和第一多晶硅上，以使第一下拉管PD1的栅极与第二控制管PG1-B的漏/源端形成电连接，其中第一接触孔的高度低于同层的其它接触孔的高度，并高于第一多晶硅的高度；
第四接触孔，位于第三控制管PG2-B的漏/源端和第三多晶硅上，以使第二下拉管PD2的栅极与第三控制管PG2-B的漏/源端形成电连接，其中第四接触孔的高度低于同层的其它接触孔的高度，并高于第三多晶硅的高度；
位于第一接触孔上的第一金属线，连接位于第一有源区上的第二接触孔和位于第三有源区上的第三接触孔，以使其形成由第一下拉管PD1和第一上拉管PU1组成的反向器的共节端，并第三多晶硅延伸至第三有源区上以与第三有源区上的第三接触孔形成电连接；以及
位于第四接触孔上的第二金属线，连接位于第六有源区上的第五接触孔和位于第四有源区上的第六接触孔，以使其形成由第二下拉管PD2和第二上拉管PU2组成的反向器的共节端，并第一多晶硅延伸至第四有源区上以与第四有源区上的第六接触孔形成电连接。


8.根据权利要求7所述的双端口SRAM结构，其特征在于，第一接触孔至第六...

【专利技术属性】
技术研发人员：周晓君，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31