分接头单元、集成电路、集成电路设计方法及系统技术方案

集成电路设计方法包括：接收集成电路设计，和确定用于所述集成电路设计的平面布置图。所述平面布置图包括多个功能单元和多个分接头单元的布置。确定所述平面布置图中的潜在闩锁位置；以及基于确定的潜在闩锁位置修改所述多个功能单元或所述多个分接头单元中的至少一个的配置。本发明专利技术的实施例还提供了分接头单元、集成电路、集成电路设计系统。

Design method and system of tap unit, integrated circuit and integrated circuit

【技术实现步骤摘要】
分接头单元、集成电路、集成电路设计方法及系统
本专利技术的实施例一般地涉及半导体
，更具体地，涉及分接头单元、集成电路、集成电路设计方法及系统。
技术介绍
集成电路通常包括具有复杂相互关系的成千上万的部件。通常使用被称为电子设计自动化(EDA)的高度自动化工艺来设计这些电路。EDA从以硬件描述语言(HDI)所提供的功能规范开始并且通过包括称为单元的基本电路部件的规范、单元的物理配置、和互连单元的布线的电路设计规范继续。单元使用特定集成电路的技术实施逻辑或其他电子功能。EDA可以划分为诸如合成、放置、布线等的一系列阶段。这些步骤中的每个步骤可以包含从单元库中选择单元。通常使用各种单元组合的大量不同电路设计可以满足电路的功能规范。闩锁是由于通过集成电路中的相邻结所形成的寄生双极晶体管而有时在集成电路中产生的一种类型的短路。EDA工具可以包括集成电路设计中的分接头单元(topcell，又称抽头单元)，其中，该分接头单元可以提供晶体管的主体偏压以防止闩锁。
技术实现思路
根据本专利技术的一方面，提供了一种集成电路，包括本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：/n衬底，限定具有第一边界和与所述第一边界相对的第二边界的外围；/n多个电路元件，在所述衬底中或上布置为多行，通过选自单元库的多个标准单元来限定所述电路元件，其中，所述多个标准单元包括多个分接头单元；以及/n其中，所述多行包括第一行，所述第一行仅包括分接头单元。/n

【技术特征摘要】
20180716 US 62/698,645;20190131 US 16/263,8411.一种集成电路，包括：
衬底，限定具有第一边界和与所述第一边界相对的第二边界的外围；
多个电路元件，在所述衬底中或上布置为多行，通过选自单元库的多个标准单元来限定所述电路元件，其中，所述多个标准单元包括多个分接头单元；以及
其中，所述多行包括第一行，所述第一行仅包括分接头单元。


2.根据权利要求1所述的集成电路，其中，所述多行还包括第二行，所述第一行直接邻近所述第一边界并且所述第二行直接邻近所述第二边界，并且所述第一行和所述第二行仅包括分接头单元。


3.根据权利要求1所述的集成电路，其中，
所述衬底是矩形并且进一步包括第三边界和第四边界，所述第三边界和所述第四边界与所述第一边界和所述第二边界垂直地延伸并且位于所述第一边界和所述第二边界之间；
其中，所述多个标准单元包括布置为列的多个第三分接头单元，所述多个第三分接头单元与所述第三边界和所述第四边界平行地延伸。


4.根据权利要求1所述的集成电路，其中，所述多个分接头单元配置为将n阱区域耦合至VDD电源轨并将p阱区域耦合至VSS电源轨，并且所述多个分接头单元均包括多个n阱接触件和多个p阱接触件。


5.根据权利要求4所述的集成电路，其中，所述多个分接头单元均包括数量不同的所述n阱接触件和所述p阱接触件。


6.根据权利要...

【专利技术属性】
技术研发人员：赖柏嘉，陈国基，陈文豪，林文杰，苏郁迪，拉比乌勒·伊斯兰，英书溢，斯帝芬·鲁苏，李冠德，大卫·巴里·斯科特，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71