【技术实现步骤摘要】
半导体器件本申请要求于2018年8月3日提交的韩国专利申请No.10-2018-0090608的优先权，其公开内容通过引用整体并入本文。
本专利技术构思涉及半导体器件及其制造方法，更具体地，涉及包括元件隔离结构的半导体器件及其制造方法。
技术介绍
所提出的用于提高半导体器件的密度的微缩技术是使用多栅极晶体管，其中具有鳍或纳米线形状的多沟道有源图案(或硅主体)形成在基板上并且栅极形成在多沟道有源图案的表面上。因为多栅极晶体管利用三维沟道，所以对于微缩会是有利的。通常可以在不增加多栅极晶体管的栅极长度的情况下改善电流控制能力。此外，这种结构可用于有效地抑制沟道区的电位受漏极电压影响的SCE(短沟道效应)。
技术实现思路
本专利技术构思的各方面提供了具有改进的元件的集成度、可靠性和性能的半导体器件。本专利技术构思的各方面还提供了用于制造具有改进的集成度、可靠性和性能的半导体器件的方法。本专利技术构思的各方面不限于本文阐述的实施例。通过参考下面给出的本专利技术构思的详细描述，本专利技术构思的上述和...
【技术保护点】
1.一种半导体器件，所述半导体器件包括：/n第一有源图案，所述第一有源图案沿第一方向纵长地延伸；/n第二有源图案，所述第二有源图案沿所述第一方向纵长地延伸并沿所述第一方向与所述第一有源图案间隔开；/n场绝缘膜，所述场绝缘膜位于所述第一有源图案与所述第二有源图案之间，所述场绝缘膜的上表面低于所述第一有源图案的上表面和所述第二有源图案的上表面或与所述第一有源图案的所述上表面和所述第二有源图案的所述上表面共面；以及/n元件隔离结构，所述元件隔离结构位于隔离沟槽内，所述隔离沟槽位于所述第一有源图案和所述场绝缘膜中，其中，所述元件隔离结构的上表面高于所述第一有源图案的所述上表面和所述...
【技术特征摘要】
20180803 KR 10-2018-00906081.一种半导体器件，所述半导体器件包括：
第一有源图案，所述第一有源图案沿第一方向纵长地延伸；
第二有源图案，所述第二有源图案沿所述第一方向纵长地延伸并沿所述第一方向与所述第一有源图案间隔开；
场绝缘膜，所述场绝缘膜位于所述第一有源图案与所述第二有源图案之间，所述场绝缘膜的上表面低于所述第一有源图案的上表面和所述第二有源图案的上表面或与所述第一有源图案的所述上表面和所述第二有源图案的所述上表面共面；以及
元件隔离结构，所述元件隔离结构位于隔离沟槽内，所述隔离沟槽位于所述第一有源图案和所述场绝缘膜中，其中，所述元件隔离结构的上表面高于所述第一有源图案的所述上表面和所述第二有源图案的所述上表面。
2.根据权利要求1所述的半导体器件，其中，所述元件隔离结构沿与所述第一方向交叉的第二方向纵长地延伸。
3.根据权利要求1所述的半导体器件，其中，所述场绝缘膜和所述元件隔离结构包括不同的材料。
4.根据权利要求1所述的半导体器件，所述半导体器件还包括隔离间隔物，所述隔离间隔物沿着所述元件隔离结构的侧壁延伸，并设置在所述第一有源图案上和所述场绝缘膜上。
5.根据权利要求1所述的半导体器件，其中，所述隔离沟槽包括位于所述场绝缘膜中的第一部分和位于所述第一有源图案中的第二部分，其中，所述隔离沟槽的所述第一部分的底表面的高度不同于所述隔离沟槽的所述第二部分的底表面的高度。
6.根据权利要求1所述的半导体器件，所述半导体器件还包括栅极结构，所述栅极结构在所述第一有源图案上沿与所述第一方向交叉的第二方向延伸。
7.根据权利要求6所述的半导体器件，其中，所述栅极结构的上表面和所述元件隔离结构的上表面基本共面。
8.根据权利要求6所述的半导体器件，所述半导体器件还包括源/漏区，所述源/漏区位于所述元件隔离结构与所述栅极结构之间的所述第一有源图案中。
9.根据权利要求1所述的半导体器件，其中，所述元件隔离结构包括：
第一隔离区，所述第一隔离区填充所述第一有源图案和所述场绝缘膜中的第一隔离沟槽；以及
第二隔离区，所述第二隔离区填充所述第二有源图案和所述场绝缘膜中的第二隔离沟槽。
10.根据权利要求9所述的半导体器件，其中，所述元件隔离结构还包括连接隔离区，所述连接隔离区连接所述第一隔离区和所述第二隔离区，并且设置在所述场绝缘膜的所述上表面上。
11.一种半导体器件，所述半导体器件包括：
第一有源图案，所述第一有源图案沿第一方向纵长地延伸；
第二有源图案，所述第二有源图案沿所述第一方向纵长地延伸并沿所述第一方向与所述第一有源图案间隔开；
第三有源图案，所述第三有源图案沿所述第一方向纵长...
【专利技术属性】
技术研发人员：俞尚旼，金柱然，罗炯柱，徐凤锡，郑主护，黄义澈，李城门，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。