【技术实现步骤摘要】
一种碳化硅CMOS晶体管及其结构制造方法
本专利技术属于半导体集成电路
，具体涉及一种碳化硅CMOS晶体管及其结构制造方法。
技术介绍
CMOS集成电路电路是互补型金属氧化物半导体集成电路(ComplementaryMetal-Oxide-Semiconductor)的英文字头缩写，它由绝缘场效应晶体管组成，其基本结构是由一个N沟道MOS管和一个P沟道MOS管组成。CMOS结构具有静态功耗低，逻辑摆幅大，抗干扰能力强，速度快等优势，是组成大规模集成电路的基石。碳化硅宽禁带半导体材料较传统的硅材料有着优异的物理和化学性质，这使得碳化硅材料在功率半导体领域有着巨大的应用潜力。目前碳化硅材料多用于分立式器件，主要是由于其受到衬底外延材料质量和工艺精度限制。随着衬底和外延材料质量的改善以及工艺的进步，碳化硅CMOS基集成电路的开发和应用的时机已经成熟。现有技术中，CMOS结构同时具有N沟道MOS管和P沟道MOS管，常见的硅CMOS工艺是P阱工艺，在N型掺杂的体区域内，通过扩散形成P阱，将NMOS管制作在...
【技术保护点】
1.一种碳化硅CMOS晶体管，其特征在于，包括：/n碳化硅PMOS晶体管；/n碳化硅NMOS晶体管。/n
【技术特征摘要】
1.一种碳化硅CMOS晶体管，其特征在于，包括：
碳化硅PMOS晶体管；
碳化硅NMOS晶体管。
2.根据权利要求1所述的碳化硅CMOS晶体管，其特征在于，包括一种碳化硅PMOS晶体管，其主要结构包括一N+型衬底(1)，其上方依次为一P+型隔离层(2)，一P型隔离层(4)，一N+型体接触区(6)，一N型体区域(9)；在N型体区域(9)上方两侧分别有一P+型源区(10)，一P+型漏区(11)；一栅介质(12)，位于N型体区域(9)上方中央位置；一栅电极(13)，位于栅介质(12)之上；一体电极(14)，位于N+型体接触区(6)之上；一源电极(15)，位于P+型源区(10)之上；以及，一漏电极，位于P+型漏区之上。
3.根据权利要求1所述的碳化硅CMOS晶体管，其特征在于，包括一种碳化硅NMOS晶体管，其主要结构包括一N+型衬底(1)，其上方依次为一P+型体接触区域(3)，一P型体区域(5)；在P型体区域(5)上方两侧分别有一N+型源区(7)，一N+型漏区(8)；一栅介质(17)，位于P型体区域(5)上方中央位置；一栅电极(18)位于栅介质(17)之上；一源电极(19)位于N+型源区(7)之上；一漏电极(20)位于N+型漏区(8)之上；以及，一体电极(21)位于P+型体接触区(3)之上。
4.根据权利要求2或3所述的碳化硅PMOS晶体管和碳化硅NMOS晶体管，其特征在于，所述PMOS晶体管和所述NMOS晶体管使用相同的外延结构，可以构成CMOS结构；其中所述NMOS的N+型源区(7)、N+型漏区(9)和PMOS的N+型体接触区(6)为同一外延层；NMOS的P型体区域(5)和PMOS的P型隔离层(4)为同一外延层；NMOS的P+型体接触区(3)和PMOS的P+型隔离层(2)为同一外延层。
5.根据权利要求2或3所述的碳化硅PMOS晶体管和碳化硅NMOS晶体管，其特征在于，所述N+型衬底(1)为大规模商业化的碳化硅N型高掺衬底，其掺杂浓度为1×1018cm-3至1×1021cm-3；所述P型隔离层(4)的掺杂浓度1×1018cm-3以上，厚度1μm至5μm。
6.根据权利要求2或3所述的碳化硅PMOS晶体管和碳化硅NMOS晶体管，其特征在于，所述PMOS晶体管的P+型隔离层(2)和所述NMOS晶体管的P+型体接触区域(3)，厚度为0.2μm至2μm，掺杂浓度5×1018cm-3至5×1019cm-3。
7.根据权利要求2或3所述的碳化硅PMOS晶体管和碳化硅NMOS晶体管，其特征在于，所述NMOS晶体管的P型体区域(5)和所述PMOS晶体管的P型体区域(4)，厚度为1μm至5μm，掺杂浓度2×1015cm-3至5×1017cm-3。
8.根据权利要求2或3所述的碳化硅PMOS晶体管和碳化硅NMOS晶体管，其特征在于，所述NMOS晶体管的N+型源...
【专利技术属性】
技术研发人员：温正欣，叶怀宇，张新河，陈施施，张国旗，
申请(专利权)人：深圳第三代半导体研究院，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。