半导体器件及其制造方法技术

技术编号:23317254 阅读:34 留言:0更新日期:2020-02-11 18:34
本发明专利技术提供了一种半导体器件及其制造方法,所述半导体器件的制造方法包括:形成沟槽填充结构于像素区的衬底中,且沟槽填充结构中的填充材料的侧壁和衬底之间还夹有高K介质层;覆盖缓冲介质层于像素区的衬底表面上;刻蚀缓冲介质层,以形成至少暴露出沟槽填充结构的顶部侧壁外围的部分衬底和/或沟槽填充结构的至少部分顶部的第一开口;填充第一导电金属层于第一开口中,以与暴露出的部分衬底和/或沟槽填充结构电性连接;形成金属栅格层于缓冲介质层上且与第一导电金属层电性连接。本发明专利技术的技术方案使得金属栅格层与暴露出的部分衬底和/或沟槽填充结构电性连接,进而使得能够对半导体器件进行电学性能方面的优化和改善。

Semiconductor devices and manufacturing methods

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体集成电路制造领域,特别涉及一种半导体器件及其制造方法。
技术介绍
在背照式CMOS图像传感器(Back-sideIlluminationCMOSImaginationSensor,简称BSI-CIS)的制作工艺中,深沟槽隔离(DeepTrenchIsolation,简称DTI)技术和背面金属栅格(BacksideMetalGrid,简称BMG)技术的配合使用能够使得背照式CMOS图像传感器具有更好的光学性能。但是,在现有的制作背照式CMOS图像传感器的工艺过程中,制作的像素区的金属栅格与下方的衬底和深沟槽填充结构之间存在缓冲介质层,使得金属栅格与下方的衬底和深沟槽填充结构之间仅是物理连接,无法进行电性连接,从而导致无法对背照式CMOS图像传感器进行电学性能方面的优化和改善。因此,如何对像素区的金属栅格的制作工艺进行改进,以使得金属栅格与下方的衬底和/或沟槽填充结构之间实现电性连接,进而使得能够对半导体器件进行电学性能方面的优化和改善是目前亟需解决的问题。r>
技术实现思路
...

【技术保护点】
1.一种半导体器件的制造方法,其特征在于,包括:/n提供一具有像素区的衬底;/n形成沟槽于所述像素区的衬底中,并在所述沟槽中填充填充材料,以形成沟槽填充结构,所述填充材料的侧壁和所述衬底之间还夹有高K介质层;/n覆盖缓冲介质层于所述像素区的衬底表面上,且所述缓冲介质层将所述沟槽填充结构掩埋在内;/n刻蚀所述缓冲介质层,以形成第一开口,所述第一开口至少暴露出所述沟槽填充结构的顶部侧壁外围的部分衬底和/或所述沟槽填充结构的至少部分顶部;/n填充第一导电金属层于所述第一开口中,所述第一导电金属层与暴露出的所述部分衬底和/或所述沟槽填充结构电性连接;以及,/n形成金属栅格层于所述缓冲介质层上,所述金属...

【技术特征摘要】
1.一种半导体器件的制造方法,其特征在于,包括:
提供一具有像素区的衬底;
形成沟槽于所述像素区的衬底中,并在所述沟槽中填充填充材料,以形成沟槽填充结构,所述填充材料的侧壁和所述衬底之间还夹有高K介质层;
覆盖缓冲介质层于所述像素区的衬底表面上,且所述缓冲介质层将所述沟槽填充结构掩埋在内;
刻蚀所述缓冲介质层,以形成第一开口,所述第一开口至少暴露出所述沟槽填充结构的顶部侧壁外围的部分衬底和/或所述沟槽填充结构的至少部分顶部;
填充第一导电金属层于所述第一开口中,所述第一导电金属层与暴露出的所述部分衬底和/或所述沟槽填充结构电性连接;以及,
形成金属栅格层于所述缓冲介质层上,所述金属栅格层与所述第一导电金属层电性连接。


2.如权利要求1所述的半导体器件的制造方法,其特征在于,形成所述沟槽以及所述沟槽填充结构于所述像素区的衬底中的步骤包括:
覆盖垫氧化层于所述像素区的衬底表面上;
形成第一图案化的光刻胶层于所述垫氧化层上,以所述第一图案化的光刻胶层为掩膜,对所述垫氧化层以及至少部分厚度的所述衬底进行刻蚀,以形成沟槽于所述像素区的衬底中;
去除所述第一图案化的光刻胶层和垫氧化层;
依次形成第一隔离氧化层、高K介质层和第二隔离氧化层于所述沟槽和所述衬底的表面上;
填充所述填充材料于所述沟槽中,且所述填充材料还覆盖在所述沟槽外围的所述第二隔离氧化层上;以及,
采用刻蚀或者化学机械研磨工艺去除覆盖于所述沟槽外围的所述衬底的表面上的所述填充材料、第二隔离氧化层、高K介质层和第一隔离氧化层,或者,仅去除覆盖于所述沟槽外围的所述衬底的表面上的所述填充材料,以在所述沟槽中形成沟槽填充结构。


3.如权利要求2所述的半导体器件的制造方法,其特征在于,所述填充材料包括第二导电金属层,所述第二导电金属层与所述第一导电金属层的材质相同;所述第一开口至少暴露出所述沟槽填充结构的部分顶部的情形包括:所述第一开口围绕所述沟槽填充结构的顶部侧壁开设,以暴露出所述沟槽填充结构的顶部侧壁上的第二导电金属层,和/或,所述第一开口位于所述沟槽填充结构的顶表面上,以暴露出所述沟槽填充结构的第二导电金属层的部分或全部的顶表面。


4.如权利要求1所述的半导体器件的制造方法,其特征在于,刻蚀所述缓冲介质层,以形成所述第一开口的步骤包括:
形成第二图案化的光刻胶层于所述缓冲介质层上,以所述第二图案化的光刻胶层为掩膜,对所述缓冲介质层进行刻蚀,以在所述像素区的缓冲介质层中形成所述第一开口,所述第一开口至少暴露出所述沟槽填充结构的顶部侧壁外围的部分衬底和/或所述沟槽填充结构的至少部分顶部;以及,
去除所述第二图案化的光刻胶层。


5.如权利要求1所述的半导体器件的制造方法,其特征在于,填充所述第一导电金属层于所述第一开口中的步骤包括:
形成第一导电金属层覆盖于所述缓冲介质层上,且所述第一导电金属层将所述第一开口填满;以及,
采用刻蚀或者化学机械研磨工艺去除覆盖于所述衬底的表面上的第一导电金属层,以在所述第一开口中形成所述第一导电金属层,所述第一导电金属层与暴露出的所述部分衬底和/或所述沟槽填充结构电性连接。


6.如权利要求1所述的半导体器件的制造方法,其特征在于,形成所述金属栅格层于所述缓冲介质层上的步骤包括:
形成材质不同于所述第一导电金属层的第三导电金属层覆盖于所述缓冲介质层上,且所述第三导电金属层将所述第一导电金属层掩埋在内;
形成第三图案化的光刻胶层于所述第三导电金属层上,以所述第三图案化的光刻胶层为掩膜,对所述第三导电金属层进行刻蚀,以在所述像素区形成金属栅格层,所述金属栅格层与所述第一导电金属层电性连接;以及,
去除所述第三图案化的光刻胶层。


7.如权利要求1至6中任一项所述的半导体器件的制造方法,其特征在于,所述...

【专利技术属性】
技术研发人员:杨帆胡胜
申请(专利权)人:武汉新芯集成电路制造有限公司
类型:发明
国别省市:湖北;42

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1