半导体器件制造技术

本发明专利技术提供一种半导体器件，其包括软修复控制电路，配置为响应于软修复控制信号来生成使能信号，其中，当在刷新操作中计数的第一和第二内部地址具有与第一和第二故障地址相同的组合时，使能信号被使能，并且半导体器件还包括核心电路，核心电路包括第一、第二、第三和第四区域，每个区域包括多个字线，所述多个字线基于第一、第二、第三和第四内部地址的组合被激活，其中，核心电路配置为响应于使能信号来修复字线，所述字线中已经发生故障、并且所述字线被包括在第一、第二、第三和第四区域之中的通过第三和第四内部地址而选择的区域中。

semiconductor device

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2018年7月18日向韩国知识产权局提交的韩国专利申请号10-2018-0083292的优先权，其全部内容通过引用合并于此。
本公开的实施例涉及在刷新操作期间执行修复操作的半导体器件。
技术介绍
在半导体器件中，DRAM(动态随机存取存储器)具有这样的特性，即，储存在其存储单元中的信息随着时间流逝而消失，这与SRAM(静态随机存取存储器)或快闪存储器不同。为了防止这种现象，以预定周期执行从外部重新写入储存在存储单元中的信息的操作。这种操作称为刷新。以这种方式进行刷新，以在存储单元的保持时间内至少激活每个字线一次等等，并且感测和放大数据。保持时间是指在数据写入存储单元之后，数据可以保持在存储单元中而不用刷新的时间。在半导体器件作为产品发行之前，就半导体器件的操作中是否存在问题来测试半导体器件。能够正常操作的半导体器件作为产品发行。这种测试支持对发生少量数据故障的半导体器件的修复。修复是通过一系列操作来执行的，所述操作是利用冗余字线来替换与已经发生故障的存储单元耦接的字线。
技术实现思路
根据本文的教导，一种半导体器件可以包括软修复控制电路，其配置为响应于软修复控制信号来生成使能信号，其中，当在刷新操作中计数的第一和第二内部地址具有与第一和第二故障地址相同的组合时，使能信号被使能，并且半导体器件还包括核心电路，核心电路包括第一、第二、第三和第四区域，每个区域包括多个字线，所述多个字线基于第一、第二、第三和第四内部地址的组合被激活，其中，核心电路配置为：响应于使能信号来修复字线，所述字线中已经发生故障、并且所述字线被包括在第一、第二、第三和第四区域之中的通过第三和第四内部地址而选择的区域中。另外，根据本文的教导，一种半导体器件可以包括第一、第二、第三和第四区域，每个区域包括多个字线和多个冗余字线，其中，响应于使能信号，在刷新操作中根据第一、第二、第三和第四内部地址而选择性地激活第一、第二、第三和第四区域中的至少一个，并且其中，对字线进行修复，所述字线中已经发生故障、并且所述字线被包括在第一、第二、第三和第四区域之中的根据第一、第二、第三和第四内部地址而被激活的区域中。另外，根据本文的教导，一种半导体器件可以在刷新操作期间的软修复操作中储存内部地址，所述内部地址包括与在核心电路中包括的多个区域之中选择的区域有关的信息，并且对于一个实施例，半导体器件可以仅在由储存的内部地址而选择性地激活的区域中执行修复操作，从而通过故障地址防止重复的修复操作。附图说明图1示出了图示根据实施例的半导体器件的配置的框图。图2示出了图示图1所示的半导体器件中包括的软修复控制电路的配置的电路图。图3示出了图示图1所示的半导体器件中包括的核心电路的配置的框图。图4示出了根据实施例的帮助解释根据内部地址的组合而选择的区域的表。图5示出了图示图3所示的第一区域中包括的第一检测电路的配置的表示的图。图6示出了图示图5所示的第一检测电路中包括的第一检测信号发生电路的配置的电路图。图7示出了图示图5所示的第一检测电路中包括的第一传输信号发生电路的配置的电路图。图8示出了图示图3所示的第二区域中包括的第二检测电路的配置的图。图9示出了图示图8所示的第二检测电路中包括的第二传输信号发生电路的配置的电路图。图10示出了图示图3所示的第三区域中包括的第三检测电路的配置的图。图11示出了图示图10所示的第三检测电路中包括的第三传输信号发生电路的配置的电路图。图12示出了图示图3所示的第四区域中包括的第四检测电路的配置的图。图13示出了图示图12所示的第四检测电路中包括的第四传输信号发生电路的配置的电路图。图14示出了图示应用图1至图13所示的半导体器件的电子系统的配置的图。具体实施方式下文将参考附图来描述半导体器件的各个实施例。例如，实施例是针对一种半导体器件，所述半导体器件在刷新操作期间的软修复操作中储存内部地址，所述内部地址包括与在核心电路所包括的多个区域中选择的区域有关的信息，并且所述半导体器件仅在由储存的内部地址而选择性地激活的区域中执行修复操作，从而通过故障地址防止重复的修复操作。另外，信号的逻辑电平可以不同于或与所描述的逻辑电平相反。例如，描述为具有逻辑“高”电平的信号可以替代地具有逻辑“低”电平，而描述为具有逻辑“低”电平的信号可以替代地具有逻辑“高”电平。如图1所示，根据实施例的半导体器件100可以包括命令解码器1、熔丝电路2、地址发生电路3、软修复控制电路4和核心电路5。命令解码器1可以响应于命令CMD生成刷新信号REF。命令解码器1可以通过对命令CMD进行解码来生成刷新信号REF。命令解码器1可以响应于命令CMD生成启动信号BOOT。命令解码器1可以通过对命令CMD进行解码来生成启动信号BOOT。刷新信号REF可以设置为能够执行半导体器件100的刷新操作的信号。启动信号BOOT可以设置为能够执行半导体器件100的启动操作的信号。启动操作可以设置为用于输出被编程在熔丝电路2中的信息的操作。虽然命令CMD被图示为一个信号，但是命令CMD可以设置为包括用于控制半导体器件100的操作的多个信号的命令或信号。熔丝电路2可以包括多个熔丝。多个熔丝可以通过反熔丝来实现。熔丝电路2可以响应于启动信号BOOT来输出第一至第十四故障地址FADD<1:14>。第一至第十四故障地址FADD<1:14>可以包括用于核心电路5的第一至第四区域51至54中包括的字线之中的已经发生故障的字线的位置信息。第一至第十四故障地址FADD<1:14>可以是在半导体器件100操作之前执行测试时被编程的。地址发生电路3可以响应于刷新信号REF生成第一至第十四内部地址IADD<1:14>。地址发生电路3可以在刷新信号REF被使能的情况下，生成顺序地计数的第一至第十四内部地址IADD<1:14>。软修复控制电路4可以响应于软修复控制信号SPR，通过比较第一至第十二内部地址IADD<1:12>与第一至第十二故障地址FADD<1:12>来生成使能信号SPREN。软修复控制电路4可以响应于软修复控制信号SPR，在第一至第十二内部地址IADD<1:12>与第一至第十二故障地址FADD<1:12>具有相同的逻辑电平组合的情况下，生成被使能的使能信号SPREN。软修复控制信号SPR可以设置为如下信号：在刷新操作期间，其被使能以进入对已经发生故障的字线进行修复的软修复操作。核心电路5可以包括第一区域51、第二区域52、第三区域53和第四区域54。第一区域51可以激活根据第一至第十四内部地址IADD<1:14>选择的字线。第一区域51可以激活根据在刷新操作中顺序地计数的第一至第十四内部地址IADD<1:14>本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n软修复控制电路，所述软修复控制电路配置为响应于软修复控制信号来生成使能信号，其中，当在刷新操作中计数的第一内部地址和第二内部地址具有与第一故障地址和第二故障地址相同的组合时，所述使能信号被使能；以及/n核心电路，所述核心电路包括第一区域、第二区域、第三区域和第四区域，每个区域包括基于所述第一内部地址、所述第二内部地址、第三内部地址和第四内部地址的组合而被激活的多个字线，其中，所述核心电路配置为响应于所述使能信号来修复如下字线：所述字线中已经发生故障、并且所述字线被包括在所述第一区域、所述第二区域、所述第三区域和所述第四区域之中的通过所述第三内部地址和所述第四内部地址而选择的区域中。/n

【技术特征摘要】
20180718 KR 10-2018-00832921.一种半导体器件，包括：
软修复控制电路，所述软修复控制电路配置为响应于软修复控制信号来生成使能信号，其中，当在刷新操作中计数的第一内部地址和第二内部地址具有与第一故障地址和第二故障地址相同的组合时，所述使能信号被使能；以及
核心电路，所述核心电路包括第一区域、第二区域、第三区域和第四区域，每个区域包括基于所述第一内部地址、所述第二内部地址、第三内部地址和第四内部地址的组合而被激活的多个字线，其中，所述核心电路配置为响应于所述使能信号来修复如下字线：所述字线中已经发生故障、并且所述字线被包括在所述第一区域、所述第二区域、所述第三区域和所述第四区域之中的通过所述第三内部地址和所述第四内部地址而选择的区域中。


2.根据权利要求1所述的半导体器件，其中，在所述刷新操作期间，所述软修复控制信号被使能为进入对已经发生故障的字线进行修复的软修复操作。


3.根据权利要求1所述的半导体器件，其中，当所述使能信号被禁止时，所述核心电路基于所述第一故障地址和所述第二故障地址的组合，来修复所述多个字线之中的已经发生故障的字线。


4.根据权利要求1所述的半导体器件，其中，所述第一内部地址和所述第二内部地址表示用于激活所述字线的比特位，并且所述第三内部地址和所述第四内部地址表示用于选择所述第一区域、所述第二区域、所述第三区域和所述第四区域中的至少一个的比特位。


5.根据权利要求1所述的半导体器件，其中，所述软修复控制电路包括：
比较信号发生电路，所述比较信号发生电路配置为响应于所述软修复控制信号来储存所述第一故障地址和所述第二故障地址，并且配置为通过比较储存的所述第一故障地址和所述第二故障地址的组合与所述第一内部地址和所述第二内部地址的组合来生成第一比较信号和第二比较信号；以及
使能信号发生电路，所述使能信号发生电路配置为生成所述使能信号，其中，当所述第一比较信号和所述第二比较信号二者被使能时，所述使能信号被使能。


6.根据权利要求5所述的半导体器件，其中，所述第一比较信号在所述第一故障地址和所述第一内部地址的逻辑电平相同时被使能，并且所述第二比较信号在所述第二故障地址和所述第二内部地址的逻辑电平相同时被使能。


7.根据权利要求1所述的半导体器件，其中，所述第一区域包括：
第一检测电路，所述第一检测电路配置为：响应于刷新信号和所述使能信号，当所述第三内部地址和所述第四内部地址具有第一组合时，通过比较所述第一故障地址和所述第二故障地址与所述第一内部地址和所述第二内部地址来生成第一修复信号；
第一修复电路，所述第一修复电路配置为：响应于所述第一修复信号，利用冗余字线来替换由所述第一内部地址和所述第二内部地址激活的字线；
第一字线组，所述第一字线组包括由所述第一内部地址和所述第二内部地址选择的所述多个字线；以及
第一冗余字线组，所述第一冗余字线组包括冗余字线，所述冗余字线替换所述第一字线组的所述多个字线之中的已经发生故障的字线。


8.根据权利要求1所述的半导体器件，其中，所述第二区域包括：
第二检测电路，所述第二检测电路配置为：响应于刷新信号和所述使能信号，当所述第三内部地址和所述第四内部地址具有第二组合时，通过比较所述第一故障地址和所述第二故障地址与所述第一内部地址和第二内部地址来生成第二修复信号；
第二修复电路，所述第二修复电路配置为：响应于所述第二修复信号，利用冗余字线来替换由所述第一内部地址和所述第二内部地址激活的字线；
第二字线组，所述第二字线组包括由所述第一内部地址和所述第二内部地址选择的所述多个字线；以及
第二冗余字线组，所述第二冗余字线组包括冗余字线，所述冗余字线替换所述第二字线组的所述多个字线之中的已经发生故障的字线。


9.根据权利要求1所述的半导体器件，其中，所述第三区域包括：
第三检测电路，所述第三检测电路配置为：响应于刷新信号和所述使能信号，当所述第三内部地址和所述第四内部地址具有第三组合时，通过比较所述第一故障地址和所述第二故障地址与所述第一内部地址和所述第二内部地址来生成第三修复信号；
第三修复电路，所述第三修复电路配置为：响应于所述第三修复信号，利用冗余字线来替换由所述第一内部地址和所述第二内部地址激活的字线；
第三字线组，所述第三字线组包括由所述第一内部地址和所述第二内部地址选择的所述多个字线；以及
第三冗余字线组，所述第三冗余字线组包括冗余字线，所述冗余字线替换所述第三字线组的所述多个字线之中的已经发生故障的字线。


10.根据权利要求1所述的半导体器件，其中，所述第四区域包括：
第四检测电路，所述第四检测电路配置为：响应于刷新信号和所述使能信号，当所述第三内部地址和所述第四内部地址具有第四组合时，通过比较所述第一故障地址和所述第二故障地址与所述第一内部地址和所述第二内部地址来生成第四修复信号；
第四修复电路，所述第四修复电路配置为：响应于所述第四修复信号，利用冗余字线来替换由所述第一内部地址和所述第二内部地址激活的字线；
第四字线组，所述第四字线组包括由所述第一内部地址和所述第二内部地址选择的所述多个字线；以及
第四冗余字线组，所述第四冗余字线组包括冗余字线，所述冗余字线替换所述第四字线组的所述多个字线之中的已经发生故障的字线。


11.一种半导体器件，包括第一区域、第二区域、第三区域和第四区域，每个区域包括多个字线和多个冗余字线，其中，响应于使能信号，在刷新操作中根据第一内部地址、第二内部地址、第三内部地址和第四内部地址而选择性地激活所述第一区域、所述第二区域、所述第三区域和所述第四区域中的至少一个，并且其中，对如下字线进行修复：所述字线中已经发生故障、并且所述字线被包括在所述第一区域、所述第二区域、所述第三区域和所述第四区域之中的根据所述第一内部地址、所述第二内部地址、所述第三内部地址和所述第四内部地址而被激活的区域中。


12.根据权利要求11所述的半导体器件，其中，在软修复操作中，当所述第一内部地址、所述第二内部地址、所述第三内部地址和所述第四内部地址与包括已经发生故障的字线的位置信息的第一故障地址、第二故障地址、第三故障地址和第四故障地址具有相同的组合时，所述使能信号被使能。


13.根据权利要求11所述的半导体器件，其中，所述第一内部地址和所述第二内部地址表示用于激活所述多个字线的比特位，并且所述第三内部地址和所述第四内部地址表示用于选择所述第一区域、所述第二区域、所述第三区域和所述第四区域中的至少一个的比特位。


14.根据权利要求11所述的半导体器件，其中，所述第一区域包括：
第一检测电路，所述第一检测电路配置为：响应于刷新信号和所述使能信号，当所述第三内部地址和所述第四内部地址具有第一组合时，通过比较第一故障地址和第二故障地址与所述第一内部地址和所述第二内部地址来生成第一修复信号；
第一修复电路，所述第一修复电路配置为：响应于所述第一修复信号，利用冗余字线来替换由所述第一内部地址和所述第二内部地址激活的字线；
第一字线组，所述第一字线组包括由所述第一内部地址和所述第二内部地址选择的所述多个字线；以及
第一冗余字线组，所述第一冗余字线组包括冗余字线，所述冗余字线替换所述第一字线组的所述多个字线之中的已经发生故障的字线。


15.根据权利要求14所述的半导体器件，其中，所述第一检测电路包括：
第一检测信号发生电路，所述第一检测信号发生电路配置为：响应于软修复控制信号，通过比较所述第一故障地址和所述第二故障地址与所述第一内部地址和所述第二内部地址来生成第一检测信号；
第一传输信号发生电路，所述第一传输信号发生电路配置为响应于所述刷新信号和所述软修复控制信号来储存所述第三内部地址和所述第四内部地址，并且配置为根据储存的所述第三内部地址和所述第四内部地址的逻辑电平来生成第一传输信号；以及
第一逻辑电路，所述第一逻辑电路配置为：响应于所述第一传输信号，通过反相和缓冲所述第一检测信号来输出所述第一修复信号。


16.根据权利要求15所述的半导体器件，其中，所述第一检测信号发生电路包括：
第一比较电路，所述第一比较电路配置为：当所述软修复控制信号被禁止时，储存所述第一故障地址和所述第二故障地址，并且配置为：当所述软修复控制信号被使能时，通过比较储存的所述第一故障地址和所述第二故障地址与所述第一内部地址和所述第二内部地址，来生成第一预检测信号和第二预检测信号；以及
第一检测信号输出电路，所述第一检测信号输出电路配置为生成所述第一检测信号，当所述第一预检测信号和所述第二预检测信号二者被使能时，所述第一检测信号被使能。


17.根据权利要求15所述的半导体器件，其中，所述第一传输信号发生电路包括：
第一解码器，所述第一解码器配置为：响应于所述刷新信号，通过对所述第三内部地址和所述第四内部地址进行解码来生成第一解码信号、第二解码信号、...

【专利技术属性】
技术研发人员：李政桓，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR