检测固态存储装置存储状态的方法制造方法及图纸

本发明专利技术提供一种检测固态存储装置存储状态的方法。所述方法包含以下步骤：施加多个感测电压至各个记忆单元；比对各个记忆单元的临界电压与多个感测电压，并据以定义存储状态，多个存储状态依记忆单元落在强正确区、弱正确区、强错误区或弱错误区来分类；计算在每一存储状态的记忆单元数量；计算强正确区的多个记忆单元数量，占强正确区与弱正确区总和的多个记忆单元数量的强正确比例；计算强错误区的多个记忆单元数量，占强错误区与弱错误区总和的多个记忆单元数量的强错误比例；以及基于强正确比例及强错误比例，产生对数概度比。

The method of detecting the storage state of solid state storage device

【技术实现步骤摘要】
检测固态存储装置存储状态的方法
本专利技术有关于固态存储装置，且特别是有关于一种检测固态存储装置存储状态的方法。
技术介绍
现在内存应用越来越普及化，在使用过程中会随着抹除与写入次数一些因素造成内存内部损伤，进而造成错误率上升，使得非挥发性内存(non-volatilememory)可靠度急遽下降，因此可以通过可靠性设计技术，特别是更正错误技术来提高非挥发性内存的可靠性，可以让产品更为长寿与稳定。为了确保延长非挥发性内存的使用寿命，控制电路中会设计错误更正模块，对从非挥发性内存读出来的数据进行错误纠正，消除非挥发性内存因为外在因素造成的错误。传统上，主流的错误更正编码都是采用BCH，这种编码的计算速度相当快，纠正能力随着冗余位越多，更正能力会越强。但是随着非挥发性内存制造技术越来越高，BCH编码技术已经无法提供足够的更正能力，所以开始转向使用在通信领域广泛应用的LDPC纠错技术，借助强大的更正能力开始成为存储领域中的新趋势。
技术实现思路
本专利技术实施例的目的在于提供一种检测固态存储装置存储状态的方法，其具有进一步提升的非挥发性内存的存储数据的错误纠正能力。本专利技术实施例提供一种检测固态存储装置存储状态的方法，固态存储装置包含多个记忆单元，检测方法包含以下步骤：施加具有不同电压值的多个感测电压至各记忆单元；比对各记忆单元的临界电压与多个感测电压，并据以定义多个存储状态，多个存储状态依读取记忆单元落在强正确区、弱正确区、强错误区以及弱错误区可分群成强正确、弱正确、强错误、弱错误；计算在强正确区、弱正确区、强错误区以及弱错误区中的每一区的多个记忆单元数量；计算强正确区的多个记忆单元数量，占强正确区与弱正确区总和的多个记忆单元数量的强正确比例；计算强错误区的多个记忆单元数量，占强错误区与弱错误区总和的多个记忆单元数量的强错误比例；以及基于强正确比例及强错误比例产生对数概度比。优选地，所述低位感测电压与所述中位感测电压的差值，和所述高位感测电压与所述中位感测电压的差值相同。优选地，所述检测固态存储装置存储状态的方法还包含以下步骤，适用于原具有位元值为逻辑1的所述记忆单元：施加所述中位感测电压至各所述记忆单元；比对各所述记忆单元的所述临界电压是否小于所述中位感测电压，若是，判断所述记忆单元为逻辑1，若否，则判断所述记忆单元为逻辑0；施加所述低位感测电压至各所述记忆单元；比对各所述记忆单元的所述临界电压是否小于所述低位感测电压，若是，判断所述记忆单元为逻辑1，若否，则判断所述记忆单元为逻辑0；施加所述高位感测电压至各所述记忆单元；比对各所述记忆单元的所述临界电压是否小于所述高位感测电压，若是，判断所述记忆单元为逻辑1，若否，则判断所述记忆单元为逻辑0；定义所述临界电压小于所述低位感测电压的所述记忆单元属于所述强正确区；定义所述临界电压大于所述低位感测电压且小于所述中位感测电压的所述记忆单元属于所述弱正确区；定义所述临界电压大于所述中位感测电压且小于所述高位感测电压的所述记忆单元属于所述弱错误区；以及定义所述临界电压大于所述高位感测电压的所述记忆单元属于所述强错误区。优选地，所述检测固态存储装置存储状态的方法还包含以下步骤，适用于原具有位元值为逻辑0的所述记忆单元：施加所述中位感测电压至各所述记忆单元；比对各所述记忆单元的所述临界电压是否大于所述中位感测电压，若是，判断所述记忆单元为逻辑0，若否，则判断所述记忆单元为逻辑1；施加所述高位感测电压至各所述记忆单元；比对各所述记忆单元的所述临界电压是否大于所述高位感测电压，若是，判断所述记忆单元为逻辑0，若否，则判断所述记忆单元为逻辑1；施加所述高位感测电压至各所述记忆单元；比对各所述记忆单元的所述临界电压是否大于所述低位感测电压，若是，判断所述记忆单元为逻辑0，若否，则判断所述记忆单元为逻辑1；定义所述临界电压大于所述高位感测电压的所述记忆单元属于所述强正确区；定义所述临界电压大于中位感测电压且小于所述高位感测电压的所述记忆单元属于所述弱正确区；定义所述临界电压大于所述低位感测电压且小于所述中位感测电压的所述记忆单元属于所述弱错误区；以及定义所述临界电压小于所述低位感测电压的所述记忆单元属于所述强错误区。优选地，所述检测固态存储装置存储状态的方法还包含以下步骤：调整施加至所述多个记忆单元的所述低位感测电压以及所述高位感测电压的电压值，以调整所述对数概度比。优选地，所述检测固态存储装置存储状态的方法还包含以下步骤：基于所欲定义出的所述多个存储状态的区域量，决定施加至所述多个记忆单元的所述多个感测电压。优选地，所述检测固态存储装置存储状态的方法还包含以下步骤：取得各所述记忆单元可存储的位量；以及基于所述多个记忆单元可存储的位量，决定施加至所述多个记忆单元的所述多个感测电压。优选地，所述检测固态存储装置存储状态的方法还包含以下步骤：输入各所述记忆单元所存储的一或多个位元值至译码器；利用所述译码器译码各所述记忆单元的所述一或多个位元值；以及判断所述译码器是否能成功译码各所述记忆单元的所述一或多个位元值，若是，判定所述记忆单元所存储的所述一或多个位元值正确，若否，判定所述记忆单元所存储的所述一或多个位元值错误。优选地，所述检测固态存储装置存储状态的方法还包含以下步骤：输入所述对数概度比至所述译码器；以及利用所述译码器以包含对应所述对数概度比的译码程序译码所述一或多个位元值。如上所述，本专利技术提供检测固态存储装置存储状态的方法，其通过施加N个感测电压，划分强正确区、弱正确区、强错误区以及弱错误区等，以定义非挥发性内存的记忆晶胞的存储状态，计算在不同临界电压下的每一区的记忆晶胞数量，并据以计算出对数概度比作为译码器的输入，使译码器可针对不同存储状态以不同对数概度比对数据位元值进行译码，进而提高取得正确数据位元值的机率。附图说明图1是本专利技术第一实施例的检测固态存储装置存储状态的方法的步骤流程图。图2a是本专利技术第二实施例的检测固态存储装置存储状态的方法的施加感测电压判断记忆单元的位元值的步骤流程图。图2b是本专利技术第二实施例的检测固态存储装置存储状态的方法的计算对数概度比的步骤流程图。图3a是本专利技术第三实施例的检测固态存储装置存储状态的方法的施加感测电压判断记忆单元的位元值的步骤流程图。图3b是本专利技术第三实施例的检测固态存储装置存储状态的方法的计算对数概度比的步骤流程图。图4是本专利技术第四实施例的检测固态存储装置存储状态的方法的利用译码器译码记忆单元存储的位的步骤流程图。图5是本专利技术第五实施例的检测固态存储装置存储状态的方法的利用译码器以对应对数概度比的机率译码算法译码记忆单元的步骤流程图。图6是本专利技术施加感测电压的固态存储装置的SLC记忆单元的数量对临界电压的曲线图。图7是本专利技术施加感测电压的固态存储装置的TLC记忆单元的数量对临界电压的曲线图。图8是本专利技术特定比例区间使用分群法分析出可实作性对数概度比的三维示意图。具体实施方式本文档来自技高网...

【技术保护点】
1.一种检测固态存储装置存储状态的方法，所述固态存储装置包含多个记忆单元，其特征在于，所述检测固态存储装置存储状态的方法包含以下步骤：/n设定具有不同电压值的多个感测电压，所述多个感测电压包含低位感测电压、中位感测电压以及高位感测电压，其中所述低位感测电压小于所述中位感测电压，所述高位感测电压大于所述中位感测电压；/n施加所述中位感测电压至各所述记忆单元，接着施加其他所述多个感测电压至各所述记忆单元；/n比对各所述记忆单元的临界电压与所述多个感测电压，并据以定义多个存储状态，所述多个存储状态包含强正确区、弱正确区、强错误区以及弱错误区；/n计算在所述强正确区、所述弱正确区、所述强错误区以及所述弱错误区中的每一区的所述多个记忆单元数量；/n计算所述强正确区的所述多个记忆单元数量，占所述强正确区与所述弱正确区总和的所述多个记忆单元数量的强正确比例；/n计算所述强错误区的所述多个记忆单元数量，占所述强错误区与所述弱错误区总和的所述多个记忆单元数量的强错误比例；以及/n基于所述强正确比例及所述强错误比例产生对数概度比。/n

【技术特征摘要】
20180720 TW 1071251451.一种检测固态存储装置存储状态的方法，所述固态存储装置包含多个记忆单元，其特征在于，所述检测固态存储装置存储状态的方法包含以下步骤：
设定具有不同电压值的多个感测电压，所述多个感测电压包含低位感测电压、中位感测电压以及高位感测电压，其中所述低位感测电压小于所述中位感测电压，所述高位感测电压大于所述中位感测电压；
施加所述中位感测电压至各所述记忆单元，接着施加其他所述多个感测电压至各所述记忆单元；
比对各所述记忆单元的临界电压与所述多个感测电压，并据以定义多个存储状态，所述多个存储状态包含强正确区、弱正确区、强错误区以及弱错误区；
计算在所述强正确区、所述弱正确区、所述强错误区以及所述弱错误区中的每一区的所述多个记忆单元数量；
计算所述强正确区的所述多个记忆单元数量，占所述强正确区与所述弱正确区总和的所述多个记忆单元数量的强正确比例；
计算所述强错误区的所述多个记忆单元数量，占所述强错误区与所述弱错误区总和的所述多个记忆单元数量的强错误比例；以及
基于所述强正确比例及所述强错误比例产生对数概度比。


2.根据权利要求1所述的检测固态存储装置存储状态的方法，其特征在于，所述低位感测电压与所述中位感测电压的差值，和所述高位感测电压与所述中位感测电压的差值相同。


3.根据权利要求1所述的检测固态存储装置存储状态的方法，其特征在于，所述检测固态存储装置存储状态的方法还包含以下步骤，适用于原具有位元值为逻辑1的所述记忆单元：
施加所述中位感测电压至各所述记忆单元；
比对各所述记忆单元的所述临界电压是否小于所述中位感测电压，若是，判断所述记忆单元为逻辑1，若否，则判断所述记忆单元为逻辑0；
施加所述低位感测电压至各所述记忆单元；
比对各所述记忆单元的所述临界电压是否小于所述低位感测电压，若是，判断所述记忆单元为逻辑1，若否，则判断所述记忆单元为逻辑0；
施加所述高位感测电压至各所述记忆单元；
比对各所述记忆单元的所述临界电压是否小于所述高位感测电压，若是，判断所述记忆单元为逻辑1，若否，则判断所述记忆单元为逻辑0；
定义所述临界电压小于所述低位感测电压的所述记忆单元属于所述强正确区；
定义所述临界电压大于所述低位感测电压且小于所述中位感测电压的所述记忆单元属于所述弱正确区；
定义所述临界电压大于所述中位感测电压且小于所述高位感测电压的所述记忆单元属于所述弱错误区；以及
定义所述临界电压大于所述高位感测电压的所述记忆单元属于所述强错误区。


4.根据权利要求1所述的检测固态存储装置存储状态的方法，其特征在于，所述检测固态存储装置存储状态的方...

【专利技术属性】
技术研发人员：彭祥恩，吴昇翰，
申请(专利权)人：深圳衡宇芯片科技有限公司，
类型：发明
国别省市：广东;44