【技术实现步骤摘要】
训练人工智能执行低密度奇偶检查码的译码程序的方法
本专利技术涉及一种译码方法,特别是涉及一种训练人工智能执行低密度奇偶检查码的译码程序的方法。
技术介绍
现在内存应用越来越普及化,在使用过程中会随着抹除与写入次数一些因素造成内存内部损伤,进而造成错误率上升,使得非挥发性内存(non-volatilememory)可靠度急剧下降,因此可以透过可靠性设计技术,特别是更正错误技术来提高非挥发性内存的可靠性,可以让产品更为长寿与稳定。为了确保延长非挥发性内存的使用寿命,控制电路中会设计错误更正模块,对从非挥发性内存读出来的数据进行错误纠正,消除非挥发性内存因为外在因素造成的错误。传统上,主流的错误更正编码都是采用BCH(Bose-Chaudhuri-Hochquenghem)Code,这种编码的计算速度相当快,纠正能力随着冗余位越多,更正能力会越强。但是随着非挥发性内存制造技术越来越高,BCH编码技术已经无法提供足够的更正能力,所以开始转向使用在通信领域广泛应用的低密度奇偶检查码(LowDensityParityCode,LDPC)纠错技术,藉由强大的更正能力开始成为存储领域中的新趋势。
技术实现思路
本专利技术所要解决的技术问题在于,针对现有技术的不足提供一种训练人工智能实现低密度奇偶检查码的译码程序的方法,适用于存储装置。存储装置包含记忆单元。记忆单元存储存取位元值。方法包含以下步骤:(a)设定检验节点以及变量节点;(b)连接检验节点至对应的变量节点;(c)输出存储装置的记忆单元所存储的存取位 ...
【技术保护点】
1.一种训练人工智能执行低密度奇偶检查码的译码程序的方法,其特征在于,适用于存储装置,所述存储装置包含多个记忆单元,各所述记忆单元存储一或多个存取位元值,所述训练人工智能执行低密度奇偶检查码的译码程序的方法包含以下步骤:/n(a)配置多个检验节点以及多个变量节点;/n(b)连接各所述检验节点至所述一或多个变量节点;/n(c)输出所述存储装置的所述一或多个记忆单元所存储的所述多个存取位元值分别至所述多个变量节点;/n(d)提供多个初始对数概度比分别至所述多个变量节点;/n(e)在各所述变量节点以基于所述初始对数概度比的初始译码程序译码接收到的各所述存取位元值,以输出译码位元值至各所述变量节点对应的所述检验节点;/n(f)在各所述检验节点执行检验程序以检验各所述译码位元值与各所述记忆单元欲存储的数据位元值是否相同,若是,输出检验正确信息,若否,输出检验错误信息,接着执行下一步骤(g);/n(g)启动人工智能类神经网络系统,使用机器学习分析各所述检验错误信息以及从外部接收的参考对数概度比,以输出实作对数概度比;以及/n(h)在各所述变量节点接收到所述检验错误信息时,以基于相对于所述初始对数概 ...
【技术特征摘要】
1.一种训练人工智能执行低密度奇偶检查码的译码程序的方法,其特征在于,适用于存储装置,所述存储装置包含多个记忆单元,各所述记忆单元存储一或多个存取位元值,所述训练人工智能执行低密度奇偶检查码的译码程序的方法包含以下步骤:
(a)配置多个检验节点以及多个变量节点;
(b)连接各所述检验节点至所述一或多个变量节点;
(c)输出所述存储装置的所述一或多个记忆单元所存储的所述多个存取位元值分别至所述多个变量节点;
(d)提供多个初始对数概度比分别至所述多个变量节点;
(e)在各所述变量节点以基于所述初始对数概度比的初始译码程序译码接收到的各所述存取位元值,以输出译码位元值至各所述变量节点对应的所述检验节点;
(f)在各所述检验节点执行检验程序以检验各所述译码位元值与各所述记忆单元欲存储的数据位元值是否相同,若是,输出检验正确信息,若否,输出检验错误信息,接着执行下一步骤(g);
(g)启动人工智能类神经网络系统,使用机器学习分析各所述检验错误信息以及从外部接收的参考对数概度比,以输出实作对数概度比;以及
(h)在各所述变量节点接收到所述检验错误信息时,以基于相对于所述初始对数概度比的所述实作对数概度比的实作译码程序,重新译码所述检验错误信息指示的所述存取位元值,以输出所述译码位元值,接着执行步骤(f)。
2.根据权利要求1所述的训练人工智能执行低密度奇偶检查码的译码程序的方法,其特征在于,所述训练人工智能执行低密度奇偶检查码的译码程序的方法还包含以下步骤:
(i)在各所述检验节点检验各所述译码位元值与各所述记忆单元欲存储的数据位元值是否相同,若是,输出所述检验正确信息至所述变量节点,若否,输出所述检验错误信息至所述变量节点以及所述人工智能类神经网络系统,接着执行下一步骤(j);以及
(j)利用所述人工智能类神经网络系统使用机器学习分析从所述检验节点接收的所述检验错误信息,以输出所述实作对数概度至所述变量节点。
3.根据权利要求1所述的训练人工智能执行低密度奇偶检查码的译码程序的方法,其特征在于,所述训练人工智能执行低密度奇偶检查码的译码程序的方法还包含以下步骤:
(k)在各所述变量节点以基于所述初始对数概度比的所述初始译码程序译码接收到的各所述存取位元值;
(l)判断在各所述变量节点是否基于所述初始对数概度比成功译码所接收的所述记忆单元所存储的所述存取位元值,若是,输出所述译码位元值至对应的所述检验节点,若否,输出译码失败信息至所述变量节点以及所述人工智能类神经网络系统;
(m)启动所述人工智能类神经网络系统使用机器学习分析各所述译码失败信息以及所述参考对数概度比,以输出对应的所述实作对数概度比至所述检验节点;
(n)在所述检验节点依据所述实作对数概度比以及所述译码失败信息,以输出重新译码指示信息至所述变量节点;以及
(o)在所述变量节点依据来自所述检验节点的所述重新译码指示信息,在所述变量节点以基于所述实作对数概度比的所述实作译码程序译码各所述存取位元值。
4.根据权利要求1所述的训练人工智能执行低密度奇偶检查码的译码程序的方法,其特征在于,所述训练人工智能执行低密度奇偶检查码的译码程序的方法还包含以下步骤:
(p)提供所述多个记忆单元已存储的所述多个存取位元值分别至所述多个检验节点;
(q)从所述变量节点输出执行基于所述初始对数概度比的所述初...
【专利技术属性】
技术研发人员:彭祥恩,吴昇翰,
申请(专利权)人:深圳衡宇芯片科技有限公司,
类型:发明
国别省市:广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。