阵列板短路修复制造技术

本发明专利技术涉及阵列板短路修复。描述用于操作一或多个铁电存储器单元的方法、系统、技术及装置。单元群组可取决于(例如)所述单元群组、单元页及/或单元区段的单元板之间的关系以不同方式操作。可成对地或以更大倍数选择单元以便适应一群组、一页及/或一区段内的两个或两个以上单元之间的电流关系(例如短路)。当基于较小页尺寸执行存取时，可选择较大页尺寸的单元以适应所述较小页、所述较大页及/或包含所述较小页或所述较大页的存储器区段内的板之间的短路。

Array board short circuit repair

【技术实现步骤摘要】
阵列板短路修复交叉参考本专利申请案主张由洛维特(Lovett)等人在2018年6月6日申请的标题为“阵列板短路修复(ArrayPlateShortRepair)”的第16/001,784号美国专利申请案的优先权，所述美国专利申请案是由法肯索尔(Fackenthal)等人在2018年3月6日申请的标题为“板缺陷缓解技术(PlateDefectMitigationTechniques)”的第15/913,413号美国专利申请案的部分接续申请案，所述美国专利申请案是由法肯索尔(Fackenthal)等人在2016年6月16日申请的标题为“板缺陷缓解技术(PlateDefectMitigationTechniques)”的第15/184,795号美国专利申请案(现在是第9,941,021号美国专利)的接续，所述案中的每一者被转让给其受让人，且其中每一者以其全文引用方式明确并入本文中。

涉及阵列板短路修复。
技术介绍
下文大体上涉及存储器装置，且更明确来说，涉及单元板的选择及与单元板相关的操作。存储器装置广泛用于将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似物。信息通过编程存储器装置的不同状态被存储。举例来说，二进制装置具有两种状态，其通常由逻辑“1”或逻辑“0”标示。在其它系统中，可存储两种以上状态。为了存取经存储信息，电子装置可读取或感测存储器装置中的经存储状态。为了存储信息，电子装置可写入或编程存储器装置中的状态。存在各种类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如，快闪存储器)可甚至在不存在外部电源的情况下存储数据达延长时间周期。易失性存储器装置(例如，DRAM)可随时间的推移丢失其经存储状态，除非其由外部电源周期性刷新。二进制存储器装置可(例如)包含充电或放电电容器。充电电容器可随着时间的推移通过泄漏电流变成放电的，从而导致丢失经存储信息。易失性存储器的某些方面可提供性能优点，例如更快读取或写入速度，而非易失性的方面(例如在无周期性刷新的情况下存储数据的能力)可为有利的。FeRAM可使用类似装置架构作为易失性存储器但可具有非易失性性质，这是由于使用了铁电电容器作为存储装置。因此，与其它非易失性及易失性存储器装置相比，FeRAM装置可具有经改进性能。在某些FeRAM设计(以及其它设计类型)中，垂直切割单元板或其它紧密相间的单元板以及其它组件可包含一或多个非理想或不合意关系或通信，其致使所述单元板、其它元件及/或其它组件不可用，且潜在地需要众多冗余及昂贵的存储器元件。
技术实现思路
在一个实例中，一种方法包含：接收用于与第一页尺寸的存储器单元相关联的存储器存取操作的存储器存取命令；至少部分基于所述存储器存取命令，识别将激活以用于所述存储器存取操作的第一页存储器单元，所述第一页具有所述第一页尺寸；确定是否存在与包含所述第一页且具有大于所述第一页尺寸的第二页尺寸的第二页存储器单元的至少一个存储器单元相关联的短路；及至少部分基于确定存在与所述至少一个存储器单元相关联的短路，激活所述第二页存储器单元。在一个实例中，一种电子存储器设备或存储器装置包含：存储器阵列，其包括具有第一页尺寸的第一页存储器单元及包含所述第一页且具有第二页尺寸的第二页存储器单元。所述电子存储器设备或存储器装置还包含：命令组件，其经配置以：接收与所述存储器阵列中的所述第一页尺寸的存储器单元相关联的存储器存取命令，及至少部分基于所述存储器存取命令，发送与所述第一页存储器单元相关联的地址范围。所述电子存储器设备或存储器装置还包含：逻辑组件，其与所述命令组件及所述存储器阵列耦合，所述逻辑组件经配置以：从所述命令组件接收与所述第一页存储器单元相关联的地址范围，及至少部分基于所述地址范围且响应于确定存在与所述第二页存储器单元中的至少一个存储器单元相关联的短路，激活信号，其中所述存储器阵列经配置以至少部分基于所述信号的所述激活来激活所述第二页存储器单元。在一个实例中，一种电子存储器设备或存储器装置包含：存储器阵列，其包含各自包含划分成一组存储器单元页的一组存储器单元区段的一组层。所述电子存储器设备或存储器装置还包含：命令组件，其经配置以：接收与第一页尺寸相关联的存储器存取命令，及至少部分基于所述存储器存取命令，发送与所述组页中的第一页相关联的区段号的指示，其中所述第一页具有所述第一页尺寸且在与所述区段号相关联的第一区段中。所述电子存储器设备或存储器装置还包含：逻辑组件，其与所述命令组件及所述组层耦合，所述逻辑组件经配置以：接收所述区段号的所述指示，及至少部分基于所述指示，响应于确定存在与同所述区段号相关联的第二区段中的至少一个存储器单元相关联的短路，激活信号，其中所述存储器阵列经配置以至少部分基于所述信号的所述激活来激活所述第一区段中的全部存储器单元。附图说明参考下图描述本专利技术的实例实施例。图1说明根据本专利技术的各种实施例的支持选择一或多个单元板及基于一或多个单元板的操作的实例存储器阵列。图2说明根据本专利技术的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的存储器单元的实例电路。图3说明根据本专利技术的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的铁电存储器单元的实例磁滞回线。图4说明根据本专利技术的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的存储器阵列及其它组件的实例。图5说明根据本专利技术的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的存储器阵列及其它组件的实例。图6说明根据本专利技术的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的示范性存储器阵列及组件关系。图7说明根据本专利技术的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的存储器阵列。图8说明根据本专利技术的各种实施例的包含支持选择一或多个单元板及与一或多个单元板相关的操作的存储器阵列的系统。图9及10是说明根据本专利技术的各种实施例的用于选择一或多个单元板及与一或多个单元板相关的操作的方法的流程图。图11说明根据本专利技术的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的实例存储器阵列。图12说明根据本专利技术的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的实例存储器阵列。图13说明根据本专利技术的各种实施例的支持选择一或多个单元板及与一或多个单元板相关的操作的实例存储器阵列。图14是说明根据本专利技术的各种实施例的用于选择一或多个单元板及与一或多个单元板相关的操作的方法的流程图。具体实施方式在存储器设计中，当印刷存储器元件的长迹线或连续部分时，意外缺陷风险本文档来自技高网...

【技术保护点】
1.一种方法，其包括：/n接收用于与第一页尺寸的存储器单元相关联的存储器存取操作的存储器存取命令；/n至少部分基于所述存储器存取命令，识别将经激活以用于所述存储器存取操作的第一页存储器单元，所述第一页具有所述第一页尺寸；/n确定是否存在与包括所述第一页且具有大于所述第一页尺寸的第二页尺寸的第二页存储器单元的至少一个存储器单元相关联的短路；及/n至少部分基于确定存在与所述至少一个存储器单元相关联的短路，激活所述第二页存储器单元。/n

【技术特征摘要】
20180606 US 16/001,7841.一种方法，其包括：
接收用于与第一页尺寸的存储器单元相关联的存储器存取操作的存储器存取命令；
至少部分基于所述存储器存取命令，识别将经激活以用于所述存储器存取操作的第一页存储器单元，所述第一页具有所述第一页尺寸；
确定是否存在与包括所述第一页且具有大于所述第一页尺寸的第二页尺寸的第二页存储器单元的至少一个存储器单元相关联的短路；及
至少部分基于确定存在与所述至少一个存储器单元相关联的短路，激活所述第二页存储器单元。


2.根据权利要求1所述的方法，其中确定是否存在与所述至少一个存储器单元相关联的短路包括：
确定与所述第二页的所述至少一个存储器单元相关联的第一板是否与同所述第二页的至少一第二存储器单元相关联的第二板短接。


3.根据权利要求2所述的方法，其中所述至少所述第二存储器单元包含于所述第一页中，且所述至少所述第二存储器单元不包含于所述第一页中。


4.根据权利要求1所述的方法，其中所述第二页存储器单元包括与所述第一页分离的第三页存储器单元，所述方法进一步包括：
至少部分基于存在与所述至少一个存储器单元相关联的短路的所述确定，激活与所述第一页存储器单元相关联的第一存取线及与所述第三页存储器单元相关联的第二存取线，其中激活所述第二页存储器单元包括激活所述第一存取线及所述第二存取线。


5.根据权利要求4所述的方法，其中所述第一存取线及所述第二存取线是第一板线及第二板线，或第一数字线及第二数字线。


6.根据权利要求2所述的方法，其中激活所述第二页包括：
激活与所述第一页相关联的第一字线，及
激活数字线及与所述至少所述第二存储器单元相关联的板线，而不激活与所述至少所述第二存储器单元相关联的第二字线。


7.根据权利要求4所述的方法，其进一步包括：
至少部分基于存在与所述至少一个存储器单元相关联的短路的所述确定，激活与所述第一存取线相关联的第一驱动器及与所述第二存取线相关联的第二驱动器，其中激活所述第二页存储器单元包括激活所述第一驱动器及所述第二驱动器。


8.根据权利要求4所述的方法，其进一步包括：
至少部分基于存在与所述至少一个存储器单元相关联的短路的所述确定，激活与所述第一页存储器单元相关联的第一多个感测放大器及与所述第三页存储器单元相关联的第二多个感测放大器。


9.根据权利要求2所述的方法，其中所述第一板是与包括所述至少一个存储器单元的第一多个存储器单元相关联的第一共享板，且所述第二板是与包括所述至少所述第二存储器单元的第二多个存储器单元相关联的第二共享板。


10.根据权利要求2所述的方法，其中所述第一板是与所述至少一个存储器单元相关联的第一单元板，且所述第二板是与所述至少所述第二存储器单元相关联的第二单元板。


11.根据权利要求2所述的方法，其中所述第一板及所述第二板是包括与多个存储器单元相关联的多个板的补块中的邻近板，所述方法进一步包括：
至少部分基于存在与所述至少一个存储器单元相关联的短路的所述确定，激活所述补块中的全部所述多个存储器单元。


12.根据权利要求2所述的方法，其中所述第一板及所述第二板在不同补块中。


13.根据权利要求2所述的方法，其进一步包括：
对所述第二页存储器单元执行所述存储器存取操作。

【专利技术属性】
技术研发人员：S·J·洛维特，R·E·法肯索尔，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US