一种电路布图的调整方法及装置制造方法及图纸

本申请实施例公开了一种电路布图的调整方法及装置，根据待调整布图中的线网邻近关系，确定待调整布图中的相邻线网，相邻线网可以包括第一线网和第二线网，对包括相邻线网的电路网表进行仿真，根据仿真波形判断相邻线网是否存在功能破坏性串扰，若是，则进一步确定相邻线网中不存在功能性破坏串扰的最大串扰电容，根据最大串扰电容和相邻线网的初始邻近参数，计算得到相邻线网的优化邻近参数，基于优化邻近参数调整相邻线网，使具有优化相邻参数的相邻线网中存在的实际串扰电容小于或等于最大串扰电容，这样调整后的相邻线网之间不存在功能性破坏串扰，因此自动确定待调整的相邻线网，并为该相邻线网确定合适的邻近参数，提高布图设计效率。

An adjustment method and device of circuit layout

【技术实现步骤摘要】
一种电路布图的调整方法及装置
本专利技术涉及半导体集成电路的布图设计领域，特别是涉及一种电路布图的调整方法及装置。
技术介绍
随着集成电路制造工艺的进步，一方面物理图形之间的间距不断缩小，物理连线密度不断提高，另一方面集成规模不断提升，长物理连线数量不断增加。这使得集成电路容易出现串扰问题，即几何相邻的线网之间存在寄生电容，其中一个线网上的电信号可以通过寄生电容耦合到另一个线网上，从而破坏另一个线网的信号的完整性，例如一个线网对另一个线网的串扰可能导致另一个线网上的信号产生畸变。严格来说，几何相邻的线网之间的信号串扰是不可避免的，但是为了保证电路系统工作正常，需要保证线网之间的串扰不会影响线网的功能，即在电路中避免出现对于电路功能产生破坏性的串扰。目前，可以在设计电路布图之前人为指定与串扰相关的布图约束条件，如线网物理连线之间的邻近关系、邻近线网物理连线之间的间距、邻近线网物理连线的平行长度等，以此驱动布图，从而避免出现对电路功能产生破坏性的串扰。而为了发现物理布图中存在的功能破坏性串扰噪声，可以从完整的版图数据中提取出包含寄生本文档来自技高网...

【技术保护点】
1.一种电路布图的调整方法，其特征在于，包括：/n根据待调整布图中的线网邻近关系，确定所述待调整布图中的相邻线网，所述相邻线网包括相邻的第一线网和第二线网；/n对包括所述相邻线网的电路网表进行仿真，根据仿真波形判断所述相邻线网是否存在功能破坏性串扰；/n若是，则确定所述相邻线网中不存在功能破坏性串扰的最大串扰电容；/n根据所述最大串扰电容和所述相邻线网的初始邻近参数，计算得到所述相邻线网的优化邻近参数，以便基于所述优化邻近参数调整所述相邻线网；其中，具有所述优化邻近参数的相邻线网中存在的实际串扰电容小于或等于所述最大串扰电容。/n

【技术特征摘要】
1.一种电路布图的调整方法，其特征在于，包括：
根据待调整布图中的线网邻近关系，确定所述待调整布图中的相邻线网，所述相邻线网包括相邻的第一线网和第二线网；
对包括所述相邻线网的电路网表进行仿真，根据仿真波形判断所述相邻线网是否存在功能破坏性串扰；
若是，则确定所述相邻线网中不存在功能破坏性串扰的最大串扰电容；
根据所述最大串扰电容和所述相邻线网的初始邻近参数，计算得到所述相邻线网的优化邻近参数，以便基于所述优化邻近参数调整所述相邻线网；其中，具有所述优化邻近参数的相邻线网中存在的实际串扰电容小于或等于所述最大串扰电容。


2.根据权利要求1所述的方法，其特征在于，所述确定所述相邻线网中不存在功能破坏性串扰的最大串扰电容，包括：
调整所述相邻线网的串扰电容值，对所述相邻线网进行电路仿真；
根据多组所述串扰电容值和对应的电路仿真结果，建立所述第一线网的串扰电容-线网波形模型和所述第二线网的串扰电容-线网波形模型；
根据所述第一线网的串扰电容-线网波形模型，计算所述第一线网所能承载的最大串扰电容，根据第二线网的串扰电容-线网波形模型计算所述第二线网所能承载的最大串扰电容；
选择所述第一线网所能承载的最大串扰电容和所述第二线网所能承载的最大串扰电容中的最小值，作为所述相邻线网中不存在功能破坏性串扰的最大串扰电容。


3.根据权利要求1所述的方法，其特征在于，所述对包括所述相邻线网的电路网表进行仿真，根据所述相邻线网的仿真波形判断所述相邻线网是否存在功能破坏性串扰，包括：
对包括所述相邻线网的电路网表进行前仿真和后仿真，得到前仿真波形和后仿真波形；
若在第一时间段内所述第一线网的前仿真波形和后仿真波形的变化不一致，则进一步确定在第一时间段之前的预设时间之内，所述第二线网的前仿真波形是否存在与所述第一网线的后仿真波形对应的波形变化；
若是，确定在第二时间段内，输入端与所述第一线网连接的锁存器或触发器是否发生与所述第一线网的后仿真波形对应的变化；所述第二时间段为第一时间段开始后最近一个时钟信号有效时间点之后的预设时间段内；
若是，则确定所述相邻线网中的所述第一线网存在功能破坏性串扰；
或，
对包括所述相邻线网的电路网表进行前仿真和后仿真，得到前仿真波形和后仿真波形；
若输入端与所述第一线网连接的锁存器或触发器在第二时间段内发生与所述第一线网的前仿真波形不一致的变化，则确定时钟信号时间窗口；所述第二时间段为第一时间段开始后最近一个时钟信号有效时间点之后的预设时间段内；
判断在所述时钟信号时间窗口中所述第一线网的前仿真波形和后仿真波形的变化不一致，若是，则进一步确定在所述时钟信号时间窗口中所述第二线网的前仿真波形是否存在与所述第一网线的后仿真波形对应的波形变化；
若是，则确定所述相邻线网中的所述第一线网存在功能破坏性串扰。


4.根据权利要求1所述的方法，其特征在于，所述初始邻近参数包括所述第一线网和所述第二线网之间的初始平行线长和初始连线间距，所述根据所述最大串扰电容和初始邻近参数，计算得到优化邻近参数，包括：
根据初始平行线长以及所述最大串扰电容，计算得到可行连线间距；
若所述可行连线间距小于或等于第一预设间距，则将所述第一预设间距作为优化连线间距；
若所述可行连线间距大于所述第一预设间距，且小于或等于第二预设间距，则将所述可行连线间距作为优化连线间距；
将所述初始平行线长和所述优化连线间距作为优化邻近参数。


5.根据权利要求1所述的方法，其特征在于，所述初始邻近参数包括所述第一线网和所述第二线网之间的初始平行线长和初始连线间距，所述根据所述最大串扰电容和初始邻近参数，计算得到优化邻近参数，包括：
根据初始平行线长以及所述最大串扰电容，计算得到可行连线间距；
若所述可行连线间距小于或等于第一预设间距，则将所述第一预设间距作为优化连线间距；
根据所述优化连线间距以及所述最大串扰电容，计算得到优化平行...

【专利技术属性】
技术研发人员：吴玉平，陈岚，张学连，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11