【技术实现步骤摘要】
一种FPGA内部访问系统、FPGA验证方法
本专利技术属于大规模FPGA验证平台实现
,具体涉及一种FPGA内部访问系统、FPGA验证方法。
技术介绍
基于FPGA的原型验证,因其高效真实,能进行系统级和应用级的验证测试,在当今的ASIC设计中已成为不可或缺的一个重要环节。但其内部信号和状态不易观测和控制,也给问题定位造成很大困扰。作为验证系统,不宜附加较多的其他逻辑,来占用被验证设计有限的逻辑资源和管脚资源。专利技术专利CN201410046770.X公开了用于访问FPGA(5)在运行时的信号值的方法,并具体公开了方法包括:将FPGA硬件配置(24)加载到FPGA(5)上,在FPGA(5)上执行FPGA硬件配置(24),请求FPGA(5)的信号值,将状态数据从FPGA(5)的功能层(6)传输到FPGA的配置层(7)内的配置存储器(8)中,从配置存储器(8)读取状态数据作为回读数据,以及由回读数据确定信号值,其中,所述信号值分布到多个寄存器上,并且各寄存器的内容一同被处理以便确定信号值。该方法需要附加较多其他逻 ...
【技术保护点】
1.一种FPGA内部访问系统,其特征在于,包括外部控制器、FPGA芯片;FPGA芯片包括BSCAN单元、接口电路和用户逻辑电路;所述外部控制器通过JTAG接口与FPGA芯片中的BSCAN单元连接,所述BSCAN单元经所述接口电路连接所述用户逻辑电路。/n
【技术特征摘要】
1.一种FPGA内部访问系统,其特征在于,包括外部控制器、FPGA芯片;FPGA芯片包括BSCAN单元、接口电路和用户逻辑电路;所述外部控制器通过JTAG接口与FPGA芯片中的BSCAN单元连接,所述BSCAN单元经所述接口电路连接所述用户逻辑电路。
2.根据权利要求1所述的一种FPGA内部访问系统,其特征在于,所述外部控制器为符合IEEE1149.1TestAccessPort协议的接口的设备。
3.根据权利要求1所述的一种FPGA内部访问系统,其特征在于,所述接口电路包括写逻辑电路和读逻辑电路;所述写逻辑电路用于将外部控制器的数据从TDI管脚写入并发送给用户逻辑电路;所述读逻辑电路用于将从用户逻辑电路读出的数据从TDO管脚读出给外部控制器。
4.根据权利要求3所述的一种FPGA内部访问系统,其特征在于,所述写逻辑电路包括第一移位寄存器、输入寄存器;所述读逻辑电路包括第二移位寄存器、输出寄存器;所述BSCAN单元经TDI管脚依次连接第一移位寄存器、输入寄存器,所述输入寄存器输出寄存器值给用户逻辑电路;所述BSCAN单元经TDO管脚依次连接第二移位寄存器、输出寄存器,所述用户逻辑电路输出数据给输出逻辑寄存器。
5.根据权利要求3所述的一种FPGA内部访问系统,其特征在于,所述接口电路和所述用户逻辑电路根据用户功能需求自定义。
6.一种FPGA验证方法,其特征在...
【专利技术属性】
技术研发人员:许晓,刘亮,王硕,施晶晶,吴铁彬,唐勇,吕晖,
申请(专利权)人:无锡江南计算技术研究所,
类型:发明
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。