半导体结构及其制作方法技术

本发明专利技术提供了一种半导体结构及其制作方法，所述半导体结构包括：衬底，所述衬底上形成有凹槽，所述凹槽至少一侧的衬底上形成有挡墙；以及，半导体图形，位于所述衬底上，且在所述半导体图形与所述凹槽之间设置有所述挡墙，在涂布光阻时，把光阻剂滴在衬底上，通过旋转使光阻剂覆盖在整个衬底上，挡墙能够阻止沟槽内的光阻向外溢出，以此改善芯片有效区域内光阻的均一性，提高后续刻蚀的均一性，最终提高半导体器件的性能；同时还可以节约表面沉积和表面平坦化成本，从而降低生产成本。

Semiconductor Structure and Its Fabrication Method

【技术实现步骤摘要】
半导体结构及其制作方法
本专利技术涉及半导体制造
，具体涉及一种半导体结构及其制作方法，以用于缓解光阻条痕。
技术介绍
半导体制造技术需要在半导体衬底上进行多种不同的物理和化学工艺，光刻工艺则是半导体制造技术最重要的工艺之一。光刻工艺是通过一系列生产步骤，将晶圆表面薄膜的特定部分除去的主要工艺，通过光刻及刻蚀可以在晶圆表面形成带有微图形结构的薄膜。在光刻工艺中，必然会涉及到光阻的使用。涂布光阻时，把光阻剂滴在晶片中心，通过旋转离心力的方式使光阻剂全面覆盖在整个晶片，形成光刻图案。由于芯片制造工艺复杂，需要在晶圆表面进行多次的光刻和刻蚀工艺来实现电路连接等结构。但是由于前层工艺的不断增加，导致晶圆表面的形貌变得凹凸不平。尤其是在进行过深沟槽的蚀刻后，流到深沟槽内的光阻随着晶圆的旋转会重新流到晶圆上，使得晶圆表面出现光阻条痕，导致芯片有效区域光阻厚度均一性变差，从而影响关键尺寸的均一性(CDuniformity)。
技术实现思路
基于以上所述的问题，本专利技术的目的在于提供一种半导体结构及其制作方法，以缓解光阻条痕，提高光阻均一性，以提高半导体器件的性能。为实现上述目的，本专利技术提供一种半导体结构，包括：衬底，所述衬底上形成有凹槽，所述凹槽至少一侧的衬底上形成有挡墙；以及，半导体图形，位于所述衬底上，且在所述半导体图形与所述凹槽之间设置有所述挡墙。可选的，在所述半导体结构中，所述挡墙的材质包含介质层或/和光阻。相应的，本专利技术还提供一种半导体结构的制作方法，包括：提供一衬底，在所述衬底上形成介质层；以及，形成介质层图形、凹槽以及挡墙，所述凹槽位于所述衬底内，所述凹槽至少一侧的衬底上形成有所述挡墙，且在所述介质层图形与所述凹槽之间设置有所述挡墙。可选的，在所述半导体结构的制作方法中，形成所述介质层图形、凹槽以及挡墙的步骤包括：刻蚀所述介质层以形成介质层图形与挡墙；以及，刻蚀所述衬底以形成凹槽。可选的，在所述半导体结构的制作方法中，在形成所述介质层图形与所述挡墙之后，在形成所述凹槽之前，或者，在形成所述凹槽之后，还包括：形成半导体图形在所述介质层图形上。可选的，在所述半导体结构的制作方法中，在形成所述介质层图形与所述挡墙之后，在形成所述凹槽之前，还包括：刻蚀所述挡墙，使所述挡墙靠近所述凹槽的一侧呈倾斜面，且所述倾斜面远离所述衬底的一侧向所述凹槽倾斜。可选的，在所述半导体结构的制作方法中，形成所述介质层与所述挡墙的方法包括：形成图形化的第一光阻层在所述介质层上；以所述图形化的第一光阻层为掩膜，刻蚀所述介质层至暴露出所述衬底，以形成所述介质层图形与所述挡墙；以及，去除所述图形化的第一光阻层。可选的，在所述半导体结构的制作方法中，形成所述凹槽的方法包括：形成图形化的第二光阻层在所述衬底上，所述图形化的第二光阻层覆盖所述衬底、所述介质层图形以及所述挡墙；以所述图形化的第二光阻层为掩膜，刻蚀所述衬底以形成所述凹槽；以及，去除所述图形化的第二光阻层。可选的，在所述半导体结构的制作方法中，形成所述介质层图形、凹槽以及挡墙的步骤包括：刻蚀所述介质层以形成介质层图形；刻蚀所述衬底以形成凹槽；以及，形成光阻层，并图形化形成挡墙。可选的，在所述半导体结构的制作方法中，所述挡墙呈上宽下窄的结构。与现有技术相比，本专利技术提供的半导体结构及其制作方法中，在凹槽至少一侧的衬底上形成挡墙，且在半导体图形与凹槽之间设置有所述挡墙，在涂布光阻时，把光阻剂滴在衬底上，通过旋转使光阻剂覆盖在整个衬底上，挡墙能够阻止沟槽内的光阻向外溢出，以此改善芯片有效区域内光阻的均一性，提高后续刻蚀的均一性，最终提高半导体器件的性能；同时还可以节约表面沉积和表面平坦化成本，从而降低生产成本。附图说明图1为本专利技术一实施例所提供的半导体结构的示意图。图2为本专利技术一实施例所提供的半导体结构的制作方法的流程图。图3～8为本专利技术实施例一所提供的半导体结构的的制作方法的各步骤结构示意图。图9～15为本专利技术实施例二所提供的半导体结构的的制作方法的各步骤结构示意图。具体实施方式基于上述问题，本专利技术提供一种半导体结构，包括：衬底，所述衬底上形成有凹槽，所述凹槽至少一侧的衬底上形成有挡墙；以及，半导体图形，位于所述衬底上，且在所述半导体图形与所述凹槽之间设置有所述挡墙。相应的，本专利技术还提供一种半导体结构的制作方法，包括：提供一衬底，在所述衬底上形成介质层；以及，形成介质层图形、凹槽以及挡墙，所述凹槽位于所述衬底内，所述凹槽至少一侧的衬底上形成有所述挡墙，且在所述介质层图形与所述凹槽之间设置有所述挡墙。在本专利技术提供的半导体结构及其制作方法中，在凹槽至少一侧的衬底上形成挡墙，且在半导体图形与凹槽之间设置有所述挡墙，在涂布光阻时，把光阻剂滴在衬底上，通过旋转使光阻剂覆盖在整个衬底上，挡墙能够阻止沟槽内的光阻向外溢出，以此改善芯片有效区域内光阻的均一性，提高后续刻蚀的均一性，最终提高半导体器件的性能；同时还可以节约表面沉积和表面平坦化成本，从而降低生产成本。为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容做进一步说明。当然本专利技术并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本专利技术的限定。图1为本专利技术一实施例所提供的半导体结构的示意图。如图1所示，本专利技术提供一种半导体结构，用于缓解光阻条痕，所述半导体结构包括：衬底10，所述衬底10上形成有凹槽11，所述凹槽11至少一侧的衬底10上形成有挡墙12，以及，半导体图形13，位于所述衬底10上，且在所述半导体图形13与所述凹槽11之间设置有所述挡墙12。所述衬底10可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述衬底10的材料优选为单晶硅。所述衬底10表面还可以形成有半导体器件层(未图示)，所述半导体器件层中例如形成有若干如MOS场效应管、二极管或电阻等半导体器件。本实施例中，所述凹槽11形成于所述衬底10内，在其他实施例中，所述凹槽11还可以形成于所述衬底10上的各种半导体器件内或介质层、绝缘层内。所述凹槽11优选为深凹槽。所述挡墙11的材质包含介质层或/和光阻，即所述挡墙11的材质包含介质层、光阻或介质层与光阻的组合。在所述凹槽11的至少一侧的衬底10上形成有挡墙12，所述挡墙12用于阻挡所述凹槽11内的光阻重新流出所述凹槽11，避免衬底表面出现光阻条痕，因此，可以在所述凹槽11的四周均设置有所述挡墙12，或者可以在所述凹槽11任意需要的一侧形成所述挡墙12，即所述凹槽11的某一侧出现了光阻条痕，且对半导体器件造成了影响，则均可以形成所述挡墙12以阻挡光阻。所述半导体图形13可以为任意需要的半导体图形，所述凹槽11也可以为任意需要的凹槽。即只要半导体器件本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底上形成有凹槽，所述凹槽至少一侧的衬底上形成有挡墙；以及，半导体图形，位于所述衬底上，且在所述半导体图形与所述凹槽之间设置有所述挡墙。

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底上形成有凹槽，所述凹槽至少一侧的衬底上形成有挡墙；以及，半导体图形，位于所述衬底上，且在所述半导体图形与所述凹槽之间设置有所述挡墙。2.如权利要求1所述的半导体结构，其特征在于，所述挡墙的材质包含介质层或/和光阻。3.一种半导体结构的制作方法，其特征在于，包括：提供一衬底，在所述衬底上形成介质层；以及，形成介质层图形、凹槽以及挡墙，所述凹槽位于所述衬底内，所述凹槽至少一侧的衬底上形成有所述挡墙，且在所述介质层图形与所述凹槽之间设置有所述挡墙。4.如权利要求3所述的半导体结构的制作方法，其特征在于，形成所述介质层图形、凹槽以及挡墙的步骤包括：刻蚀所述介质层以形成介质层图形与挡墙；以及，刻蚀所述衬底以形成凹槽。5.如权利要求4所述的半导体结构的制作方法，其特征在于，在形成所述介质层图形与所述挡墙之后，在形成所述凹槽之前，或者，在形成所述凹槽之后，还包括：形成半导体图形在所述介质层图形上。6.如权利要求4所述的半导体结构的制作方法，其特征在于，在形成所述介质层图形与所述挡墙之后...

【专利技术属性】
技术研发人员：叶国梁，周玉，易洪昇，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42