半导体封装件和制造该半导体封装件的方法技术

提供了一种半导体封装件和一种制造该半导体封装件的方法。所述半导体封装件包括：再分布层，具有彼此相对的第一表面和第二表面，再分布层包括位于第一表面上的多个第一再分布垫；半导体芯片，位于再分布层的第二表面上，半导体芯片的有效表面面对再分布层；多个导电结构，位于再分布层的第二表面上，多个导电结构与半导体芯片分隔开；以及多个外部连接端子，位于导电结构上并结合到导电结构，多个第一再分布垫具有比多个外部连接端子的节距小的节距。

Semiconductor package and method of manufacturing the semiconductor package

【技术实现步骤摘要】
半导体封装件和制造该半导体封装件的方法于2018年2月6日在韩国知识产权局提交并且名称为“SemiconductorPackageandMethodofFabricatingtheSame(半导体封装件和制造该半导体封装件的方法)”的第10-2018-0014810号韩国专利申请通过引用全部包含于此。
实施例涉及一种半导体封装件，更具体地，涉及一种包括再分布层的半导体封装件和一种制造该半导体封装件的方法。
技术介绍
提供半导体封装件来实现有资格在电子产品中使用的集成电路芯片。通常，半导体封装件被构造为使得半导体芯片安装在印刷电路板(PCB)上并且使用接合线或凸起将半导体芯片电连接到印刷电路板。随着电子工业的发展，人们对半导体封装件的标准化和小型化越来越感兴趣。此外，正在进行各种研究以改善兼容性并提高半导体封装件的运行速度。
技术实现思路
根据示例性实施例，一种半导体封装件可以包括：再分布层，具有彼此相对的第一表面和第二表面，再分布层包括位于再分布层的第一表面上的多个第一再分布垫；半导体芯片，位于再分布层的第二表面上；多个导电结构，设置在再分布层的第二表面上并与半导体芯片分隔开；以及多个外部连接端子，位于导电结构上并结合到导电结构。半导体芯片的有效表面可以面对再分布层。第一再分布垫可以具有比外部连接端子的节距小的节距。根据示例性实施例，一种半导体封装件可以包括：再分布层，具有彼此相对的第一表面和第二表面；半导体芯片，位于再分布层的第二表面上；多个导电结构，位于再分布层的第二表面上并且与半导体芯片分隔开；以及第一半导体器件，位于再分布层的第一表面上。半导体芯片可以包括面对再分布层的芯片垫。第一半导体器件可以包括面对再分布层的连接垫。根据示例性实施例，一种制造半导体封装件的方法可以包括：设置具有半导体芯片、多个导电图案和成型图案的预封装件，半导体芯片的多个芯片垫暴露在预封装件的表面上，导电结构与半导体芯片分隔开；在预封装件的表面上形成再分布层；以及在预封装件的另一表面上形成多个外部连接端子，多个外部连接端子结合到导电结构。再分布层可以包括结合到芯片垫的再分布图案和结合到再分布图案的多个第一再分布垫。第一再分布垫可以具有比外部连接端子的节距小的节距。根据示例性实施例，一种制造半导体封装件的方法可以包括：形成再分布层，再分布层具有位于再分布层的第一表面上的多个第一再分布垫；将半导体芯片安装在再分布层的第二表面上并且将半导体芯片电连接到再分布层；在再分布层的第二表面上形成多个导电结构并且将导电结构电连接到再分布层；以及在导电结构上形成多个外部连接端子。外部连接端子可以具有比第一再分布垫的节距大的节距。附图说明提供参照附图详细描述示例性实施例，特征将对本领域技术人员明显，在附图中：图1A示出了根据示例性实施例的互连封装件的平面图。图1B示出了根据示例性实施例的再分布层的外部连接端子的平面图。图2A、图2C、图2D、图2E和图2F示出了根据示例性实施例的制造互连封装件的方法中的阶段的剖视图。图2B示出了图2A的部分III的放大剖视图。图3A示出了根据示例性实施例的半导体封装件的平面图。图3B示出了沿图3A的线I-II的剖视图。图4示出了根据示例性实施例的封装模块的剖视图。图5A至图5C示出了根据示例性实施例的制造互连封装件的方法中的阶段的剖视图。图6示出了根据示例性实施例的互连封装件剖视图。图7A示出了根据示例性实施例的布线基底的平面图。图7B示出了沿图7A或图1A的线I-II的剖视图。图8A至图8D示出了根据示例性实施例的制造互连封装件的方法中的阶段的剖视图。图9A至图9C示出了根据示例性实施例的制造互连封装件的方法中的阶段的剖视图。具体实施方式贯穿描述，同样的附图标记表示同样的组件。在下文中将描述根据示例性实施例的半导体封装件和制造该半导体封装件的方法。图1A示出了示出根据示例性实施例的互连封装件的平面图。图1B示出位于互连封装件的底表面上的再分布层的外部连接端子的平面图。图2A、图2C、图2D、图2E和图2F示出了沿图1A的线I-II的剖视图，示出了制造互连封装件的方法中的阶段，图2B示出了图2A的部分III的放大剖视图。在下面的描述中，为了讨论的一致性，选择图2E来限定顶表面、上部、底表面和下部。参照图2A和图2B，预封装件999可以形成在第一载体基底910上。预封装件999可以包括半导体芯片100、布线基底200和成型图案300。在一些实施例中，可以制备第一载体基底910。还可以在第一载体基底910上设置载体粘合层。布线基底200可以设置在第一载体基底910上。布线基底200可以具有穿透其的孔290。例如，孔290可以形成在印刷电路板(PCB)中，具有孔290的PCB可以用作布线基底200。当在平面图中观看时，孔290可以形成在布线基底200的中心部分上。孔290可以暴露第一载体基底910。布线基底200可以包括基体层210和穿过基体层210的导电结构250。基体层210可以包括多个堆叠的基体层210。基体层210可以包括非导电材料。例如，基体层210可以包括陶瓷、硅基材料或聚合物。孔290可以穿透基体层210。导电结构250可以设置在基体层210中(例如，设置在基体层210的沿孔290的边界的区域中)。例如，如图2A中所示，布线基底200可以包括位于第一载体基底910上的多个堆叠的基体层210，并且孔290穿透堆叠的基体层210以暴露第一载体基底910，导电结构250位于基体层210中并位于孔290的外围。如图2B中所示，导电结构250中的每个可以包括第一垫(pad，或称为焊盘或焊垫)251、导电图案252、过孔253和第二垫254。第一垫251可以设置在布线基底200的第一表面200a上。导电图案252可以置于基体层210之间，例如，一个导电图案252可以置于两个堆叠的基体层210之间。过孔253可以穿透基体层210并且可以结合到导电图案252，例如，每个过孔253可以穿透一个基体层210并且结合到导电图案252。第二垫254可以设置在布线基底200的第二表面200b上并且结合到过孔253中的至少一个。布线基底200的第二表面200b可以与布线基底200的表面200a相对。第二垫254可以通过过孔253和导电图案252电连接到第一垫251。第二垫254和第一垫251可以沿第二方向D2彼此不对齐，例如，第二垫254和第一垫251可以沿第一方向D1彼此水平地偏移。第二垫254和第一垫251的数量、节距和/或布置可以不同。在该描述中，第一方向D1指与半导体芯片100的表面100a(图2A)平行的方向，第二方向D2和第三方向D3指与半导体芯片100的表面100a垂直的方向。第三方向D3与第二方向D2相反。如图2A中所示，半导体芯片100可以设置在第一载体基底910上。半导体芯片100可以设置在布线基底200的孔290中，例如以被具有导电结构250的基体层210围绕。半导体芯片100的表面100a可以是有效表面。半导体芯片100可以具有位于其表面100a上的芯片垫105。芯片垫105可以包括金属，例如，铝或铜。半导体芯片100可以以芯片垫105可以面对(例如，并且接触)第一载体基底910的方式设置在第一本文档来自技高网...

【技术保护点】
1.一种半导体封装件，所述半导体封装件包括：再分布层，具有彼此相对的第一表面和第二表面，再分布层包括位于第一表面上的多个第一再分布垫；半导体芯片，位于再分布层的第二表面上，半导体芯片的有效表面面对再分布层；多个导电结构，位于再分布层的第二表面上，所述多个导电结构与半导体芯片分隔开；以及多个外部连接端子，位于导电结构上并结合到导电结构，所述多个第一再分布垫具有比所述多个外部连接端子的节距小的节距。

【技术特征摘要】
2018.02.06 KR 10-2018-00148101.一种半导体封装件，所述半导体封装件包括：再分布层，具有彼此相对的第一表面和第二表面，再分布层包括位于第一表面上的多个第一再分布垫；半导体芯片，位于再分布层的第二表面上，半导体芯片的有效表面面对再分布层；多个导电结构，位于再分布层的第二表面上，所述多个导电结构与半导体芯片分隔开；以及多个外部连接端子，位于导电结构上并结合到导电结构，所述多个第一再分布垫具有比所述多个外部连接端子的节距小的节距。2.根据权利要求1所述的半导体封装件，其中，半导体芯片包括可编程芯片。3.根据权利要求1所述的半导体封装件，其中，再分布层还包括位于再分布层的第一表面上的多个第二再分布垫，所述多个第二再分布垫具有与所述多个第一再分布垫的节距不同的节距。4.根据权利要求1所述的半导体封装件，其中，当在平面图中观看时，所述多个第一再分布垫中的至少一个与半导体芯片分隔开。5.根据权利要求1所述的半导体封装件，所述半导体封装件还包括位于再分布层的第一表面上的第一半导体器件，第一半导体器件结合到所述多个第一再分布垫。6.根据权利要求1所述的半导体封装件，其中，所述多个第一再分布垫中的至少一些通过再分布层和导电结构结合到外部连接端子。7.根据权利要求1所述的半导体封装件，所述半导体封装件还包括位于再分布层上的多个基体层、穿透所述多个基体层的孔和位于孔内部的半导体芯片。8.根据权利要求7所述的半导体封装件，其中，导电结构中的至少一个包括：第一垫，位于所述多个基体层中的最上面的基体层上；导电图案，位于所述多个基体层中的两个基体层之间；过孔，穿透所述多个基体层中的每个基体层，过孔结合到导电图案；以及第二垫，位于所述多个基体层中的最下面的基体层上，第二垫相对于第一垫水平地偏移。9.一种半导体封装件，所述半导体封装件包括：再分布层，具有彼此相对的第一表面和第二表面；半导体芯片，位于再分布层的第二表面上，半导体芯片包括面对再分布层的芯片垫；多个导电结构，位于再分布层的第二表面上并且与半导体芯片分隔开；以及第一半导体器件，位于再分布层的第一表面上，第一半导体器件包括面对再分布层的连接垫。10.根据权利要求9所述的半导体封装件，所述半导体封装件还包括位于再分布层的第一表面上的第二半导体器件，第二半导体器件具有与第一半导体器件的高度不同的高度。11.根据权利要求9所述的半导体封装件，其中，当在平面图中观看时，第一半导体器件的至少一部分不与半导体芯片叠置。12.根据权利要求9所述的半导体封装件，其中，第一半导体器件还包括：封装基底；第一半导体芯片，位于封装基底上；以及成型构件，位于封装基底上并且覆盖第一半导体芯片。13.一种制造半导体...

【专利技术属性】
技术研发人员：柳慧桢，吴琼硕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR