埋入式芯片制造技术

本申请提供一种埋入式芯片。埋入式芯片包括：导电基底；导电凸台，设置在导电基底上；裸芯，设置在导电基底上，裸芯包括相对设置的顶面和底面，底面上设置连接端子，连接端子与导电基底电连接；介质层，设置在裸芯和导电凸台上，介质层在导电凸台的顶部设置有导电盲孔；扇出端子，设置在导电盲孔中，并与导电凸台电连接，导电凸台的底部通过导电基底与连接端子电连接，以使连接端子通过导电凸台和扇出端子扇出。由此，需要开设的导电盲孔的厚度不需要太厚，仅需要打通第一绝缘层到导电凸台之间的距离即可，简化工艺，避免较厚的封装体使得激光无法击穿的情况，也可避免机械打孔带来的大震动以及低精度的问题。

Embedded chip

【技术实现步骤摘要】
埋入式芯片
本申请涉及芯片封装
，特别涉及一种埋入式芯片。
技术介绍
随着电子产品高频高速需求的发展，传统的打线封装和倒装封装互联方式难以满足高频高速信号传输的需求，因此越来越多芯片采用基板内埋入或者晶圆级的扇出工艺实现裸芯片封装，减小封装互联尺寸而实现芯片高频高速传输对信号完整性的需求。但现有技术的埋入式封装方案在芯片的连接端子与其扇出的位置不在同一侧时，连接端子的扇出工艺将非常复杂。
技术实现思路
本申请主要解决的技术问题是提供一种埋入式芯片，能够简化连接端子扇出的工艺。为解决上述技术问题，本申请采用的一个技术方案是：提供一种埋入式芯片，埋入式芯片包括：导电基底；导电凸台，设置在所述导电基底上；裸芯，设置在所述导电基底上，所述裸芯包括相对设置的顶面和底面，所述底面上设置连接端子，所述连接端子与所述导电基底电连接；介质层，设置在所述裸芯和所述导电凸台上，所述介质层在所述导电凸台的顶部设置有导电盲孔；扇出端子，设置在导电盲孔中，并与所述导电凸台电连接，所述导电凸台的底部通过导电基底与所述连接端子电连接，以使所述连接端子通过导电凸台和所述扇出端子扇出。本申请在导电基底上设置导电凸台和裸芯，绝缘层在对应导电凸台的顶部开设有导电盲孔，导电盲孔中设置有与导电凸台电连接的扇出端子，裸芯底面上的连接端子可通过导电基底与导电凸台电连接，进而通过导电凸台和扇出端子扇出到绝缘层外。由此需要开设的导电盲孔的厚度仅为导电凸台顶部对应的绝缘层的厚度，不需要太厚，可简化工艺，避免较厚的封装体使得激光无法击穿的情况，也可避免机械打孔带来的大震动以及低精度的问题。附图说明图1是本申请实施例提供的一种埋入式芯片的制造方法的流程示意图；图2是本申请实施例提供的另一种埋入式芯片的制造方法的流程示意图；图3a是对应图2所示的步骤S10的一种工艺流程示意图；图3b是对应图2所示的步骤S10的另一种工艺流程示意图；图3c是对应图2所示的步骤S10的又一种工艺流程示意图；图4是对应图2所示的步骤S20的工艺流程示意图；图5是对应图2所示的步骤S30的工艺流程示意图；图6是对应图2所示的步骤S40的工艺流程示意图；图7是对应图2所示的步骤S50的工艺流程示意图以及本申请实施例的一种埋入式芯片的结构示意图；图8是本申请实施例提供的另一种埋入式芯片的结构示意图；图9是本申请实施例提供的又一种埋入式芯片的结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，以下所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。为了使本申请实施例提供的技术方案更加清楚，以下实施例结合附图对本申请技术方案进行详细描述。请参阅图1，图1是本申请实施例提供的一种埋入式芯片的制造方法的流程示意图。如图1所示，本实施例的制造方法包括以下步骤：步骤S1：提供一导电基底。步骤S2：在导电基底上设置一裸芯和至少一个导电凸台，裸芯包括相对设置的顶面和底面，底面上设置连接端子，连接端子与导电基底电连接。步骤S3：在裸芯和导电凸台上设置绝缘层。步骤S4：在绝缘层对应导电凸台的顶部设置导电盲孔，导电盲孔将导电凸台外露，进一步在导电盲孔中设置与导电凸台电连接的扇出端子，导电凸台的底部通过导电基底与连接端子电连接，以使连接端子通过导电凸台和扇出端子扇出。因此，本实施例通过在导电基底上设置导电凸台和裸芯，绝缘层在对应导电凸台的顶部开设有导电盲孔，导电盲孔中设置有与导电凸台电连接的扇出端子，裸芯底面的连接端子可通过导电基底与导电凸台电连接，进而通过导电凸台和扇出端子扇出到绝缘层外。由此需要开设的导电盲孔的厚度不需要太厚，仅需要打通导电凸台顶部对应的绝缘层的厚度即可，简化工艺，避免较厚的封装体使得激光无法击穿的情况，也可避免机械打孔带来的大震动以及低精度的问题。请参阅图2，图2是本申请实施例提供的另一种埋入式芯片的制造方法的流程示意图，图3到图7是对应图2所示的制造方法的工艺流程示意图。如图2所示，本实施例的制造方法包括以下步骤：步骤S10：提供一导电基底100。导电基底100可为多种结构，其结构可根据裸芯的连接端子的数量而选择。具体而言，若裸芯的连接端子的数量为一个，则无需考虑连接端子之间的短路问题，为了保证连接端子与导电凸台的电连接性，导电基底100的表面可全部为金属结构。结合图3a来对步骤S10进行说明，导电基底100可为单层的金属板，例如铜板等。其厚度可大于或等于0.2毫米。基于此，整个金属板可作为将连接端子与导电凸台进行电连接的线路，保证了电连接的稳定性。若裸芯的连接端子为两个或以上，考虑到连接端子之间的绝缘问题，则可选择表面设置有导线的导电基底100，通过彼此之间绝缘的导线与不同的连接端子电连接，从而将连接端子与对应的导电凸台进行电连接。具体可结合图3b来对步骤S10进行说明，导电基底100可包括绝缘基材101和设置在其表面的导线102。导电基底100的厚度可大于或等于0.5毫米。导线102包括彼此绝缘的两根。导线102的数量与连接端子的数量相等，每根导线102可与对应的裸芯的连接端子电连接，具体将在下文详述。此外还可图3c来对步骤S10进行说明，导电基底100还可以为多层的复合结构。具体的，导电基底100包括依次层叠的第一导电层103、绝缘层104和第二导电层105。第一导电层101和第二导电层102的材质可相同，也可不相同。例如可均采用金属铜等材质，绝缘层103可采用三氧化二铝材质。基于此，导电基底100可为陶瓷基板。第一导电层103可设置有导线102。具体的导线102可由第一导电层103的至少部分金属图案化形成。导线102的作用如前文所述，在此不再赘述。结合图3a-图3c，不管导电基底100采用何种结构，其至少一面均存在金属，例如图3a所示的单层的金属板，又例如图3b-3c所示的导电基底100的表面设置有金属导线。基于此，在导电基底100作为承载体进行封装芯片时，通常不会在导电基底100的一侧打孔，而会选择另一侧进行打孔操作。采用每个导电基板100进行芯片的封装，其原理均是类似的，因此本实施例以下步骤若无特别说明，将以图3b所示的导电基板100为进行详述。步骤S20：在导电基底100上设置一框架200，其中，框架200上设置有间隔的第一通槽201和第二通槽202。结合图4对步骤S20进行说明，框架200包括两个第二通槽202和一个第一通槽201。第一通槽201和第二通槽202将导电基底100外露。更具体的，导电基底100的导线102的部分位于第一通槽201和第二通槽202中，形成外露状态。两个第二通槽202将对应设置导电凸台，第一通槽201将对应设置裸芯。具体如下步骤S30。步骤S30：在第一通槽201中设置裸芯300，在第二通槽202中设置导电凸台400，使得裸芯300和导电凸台400间隔设置。结合图5对步骤S30进行说明，框架200的厚度大于或等于裸芯300的厚度以及导电凸台400的厚度。第一通槽201的宽度可大于裸芯300的宽度，第二通槽202的宽度可大于导电凸台400的宽度。裸芯3本文档来自技高网...

【技术保护点】
1.一种埋入式芯片，其特征在于，所述埋入式芯片包括：导电基底；导电凸台，设置在所述导电基底上；裸芯，设置在所述导电基底上，所述裸芯包括相对设置的顶面和底面，所述底面上设置连接端子，所述连接端子与所述导电基底电连接；介质层，设置在所述裸芯和所述导电凸台上，所述介质层在所述导电凸台的顶部设置有导电盲孔；扇出端子，设置在导电盲孔中，并与所述导电凸台电连接，所述导电凸台的底部通过导电基底与所述连接端子电连接，以使所述连接端子通过导电凸台和所述扇出端子扇出。

【技术特征摘要】
1.一种埋入式芯片，其特征在于，所述埋入式芯片包括：导电基底；导电凸台，设置在所述导电基底上；裸芯，设置在所述导电基底上，所述裸芯包括相对设置的顶面和底面，所述底面上设置连接端子，所述连接端子与所述导电基底电连接；介质层，设置在所述裸芯和所述导电凸台上，所述介质层在所述导电凸台的顶部设置有导电盲孔；扇出端子，设置在导电盲孔中，并与所述导电凸台电连接，所述导电凸台的底部通过导电基底与所述连接端子电连接，以使所述连接端子通过导电凸台和所述扇出端子扇出。2.根据权利要求1所述的埋入式芯片，其特征在于，所述导电凸台和所述裸芯间隔设置。3.根据权利要求1所述的埋入式芯片，其特征在于，所述导电凸台的数量与所述连接端子的数量相同，且一一对应。4.根据权利要求3所述的埋入式芯片，其特征在于，所述导电凸台与所述连接端子均为...

【专利技术属性】
技术研发人员：黄立湘，缪桦，
申请(专利权)人：深南电路股份有限公司，
类型：新型
国别省市：广东,44