半导体衬底及电子器件制造技术

本发明专利技术提供半导体衬底，其具有衬底、由第III族氮化物的单一或多个结晶层形成的氮化物结晶层、和盖帽层，前述衬底、前述氮化物结晶层及前述盖帽层按照前述衬底、前述氮化物结晶层、前述盖帽层的位置顺序设置，前述盖帽层为具有结晶性的氮化硅层，并且具有5nm以上的厚度。另外，提供半导体衬底，其中，前述氮化物结晶层的与前述盖帽层接触的层及其附近的层作为场效应晶体管的活性层发挥功能，前述盖帽层为具有结晶性的氮化硅层，并且具有将前述场效应晶体管的栅极包埋的厚度以上的厚度。

Semiconductor Substrates and Electronic Devices

【技术实现步骤摘要】
【国外来华专利技术】半导体衬底及电子器件
本专利技术涉及半导体衬底及电子器件。
技术介绍
例如，专利文献1中公开了一种半导体器件的制造方法，其目的在于，不仅防止从氮化物系半导体层中脱氮，而且在高温下稳定且有效地进行热处理。该文献中，记载了在n-GaN衬底11上形成n-AlxGa1-xN层12，然后在n-AlxGa1-xN层12中掺杂杂质，利用MOCVD法，在n-AlxGa1-xN层12的表面依次形成作为外延膜的由AlyGa1-yN形成的第1盖帽层2a及由AlzGa1-zN形成的第2盖帽层2b，从而形成被处理衬底2。其中，Al组成比y大于Al组成比x，并且大于Al组成比z。例如，专利文献2中公开了一种半导体器件及其制造方法，其目的在于，得到同时实现了高耐压和高电流的具有优异特性的异质结的半导体器件，该文献中记载了半导体器件具备：电子渡越层3，其由GaN形成；电子供给层4，其由AlGaN形成，被设置在电子渡越层3上，向2DEG供给电子；第一盖帽层5，其由非掺杂半导体形成，被设置在电子供给层4上，具有以包围栅电极11的方式开口的开口部；第二盖帽层6，其由n型半导体形成，仅被设置在第一盖帽层5上，具有在2DEG的电子的渡越方向上至少在栅电极的下流侧开口、且在2DEG的电子的渡越方向上与前述第一盖帽层5的开口部相比开口宽度更大的开口部；利用连续的外延生长工序而生成由GaN形成的电子渡越层、由AlGaN形成的电子供给层、第一盖帽层、和第二盖帽层。上述专利文献1、2中，为了减轻由于半导体器件的制造过程中的退火等而产生的缺陷、或调节半导体器件中的能带电位(bandpotential)，在电子供给层(引用文献1中的n-AlxGa1-xN层12、引用文献2中的电子供给层4)之上形成了由AlGaN形成的盖帽层。现有技术文献专利文献专利文献1：日本特开2015-46441号公报专利文献2：日本特开2013-225621号公报
技术实现思路
专利技术所要解决的课题本申请的专利技术人认识到上述的盖帽层的存在不仅实现专利文献1、2中记载的目的，而且有助于外延生长过程中的沟道形成层(引用文献1中的n-GaN衬底11及n-AlxGa1-xN层12、引用文献2中的由GaN形成的电子渡越层3及由AlGaN形成的电子供给层4)的保护。即，对于GaN、AlGaN、AlN等第III族氮化物结晶层而言，利用MOCVD(MetalOrganicChemicalVaporDeposition，金属有机化学气相沉积)法进行外延生长时，伴随由氢腐蚀导致的缺陷修复而进行结晶生长。外延生长的生长温度通常为1000℃左右的高温，外延生长结束后，在将其降温至600℃左右的步骤中，外延生长表面被暴露于氢气气氛，有时由于该气氛下的腐蚀而导致在外延衬底上产生缺陷。从防止这样的因腐蚀而导致的缺陷的发生的观点考虑，在外延生长层的最外表面上形成盖帽层是有意义的。盖帽层为GaN、AlGaN时，可考虑下述对策：对由于腐蚀而减少的厚度进行估计，预先形成比所期望的厚度更厚的盖帽层；等等。然而，盖帽层为GaN、AlGaN时，如专利文献1等中也记载的那样，其厚度、组成会影响其后形成的晶体管等半导体器件的特性。因此，优选尽可能精确地控制盖帽层的厚度、组成等。然而，预估外延生长结束后的腐蚀并预先形成较厚的盖帽层的方法中，难以精确控制盖帽层的厚度。另外，为了将盖帽层用于晶体管等半导体器件中的能带电位的控制，其厚度的衬底面内均匀性成为提高半导体器件的成品率的重要因素。此外，在晶体管等半导体器件的开发中，优选其设计自由度高，因此，优选提供多种盖帽层来满足设计多样性的要求。本专利技术的目的在于提供在外延生长的结束阶段中、不受氢气气氛下的腐蚀的影响或者该影响轻微的盖帽层的技术。另外，本专利技术的目的在于提供能满足高设计自由度要求的盖帽层的技术。进而，本专利技术的目的在于提供能实现衬底面内的高膜厚均匀性的盖帽层的技术。
技术实现思路
为了解决上述课题，本专利技术的第1方式中，提供半导体衬底，其具有衬底、由第III族氮化物的单一或多个结晶层形成的氮化物结晶层、和盖帽层(caplayer)，前述衬底、前述氮化物结晶层及前述盖帽层按照前述衬底、前述氮化物结晶层、前述盖帽层的位置顺序设置，前述盖帽层为具有结晶性的氮化硅层，并且具有5nm以上的厚度。另外，本专利技术的第2方式中，提供半导体衬底，其具有衬底、由第1II族氮化物的单一或多个结晶层形成的氮化物结晶层、和盖帽层，前述衬底、前述氮化物结晶层及前述盖帽层按照前述衬底、前述氮化物结晶层、前述盖帽层的位置顺序设置，前述氮化物结晶层的与前述盖帽层接触的层及其附近的层作为场效应晶体管的活性层发挥功能，前述盖帽层为具有结晶性的氮化硅层，并且具有将前述场效应晶体管的栅极包埋的厚度以上的厚度。可将盖帽层的厚度设定为5nm～550nm的范围，可设定为优选10nm以上、更优选20nm以上、进一步优选40nm以上。“具有结晶性”的概念中，当然包括如单晶、多晶那样原子或分子在三维空间中具有严密的周期性的情况，即使在不具有严密的周期性的情况下，呈现一定程度的周期性这样的情况也被包含在内。例如包括在电子衍射图像中观察到斑点图案(spotpattern)(空间结构的有序化)这样的情况。反之，“具有结晶性”的概念中不包括在电子衍射图像中仅观察到晕图案(halopattern)这样的无序状态(无定形状态)。也可形成为下述半导体衬底，其中，前述氮化物结晶层具有与前述盖帽层接触的元件形成层，前述元件形成层具有第1结晶层及带隙比前述第1结晶层大的第2结晶层，在前述第1结晶层和前述第2结晶层的异质界面附近生成二维载流子气体。也可以是下述半导体衬底，其中，前述氮化物结晶层具有位于比前述元件形成层更靠前述衬底侧的位置的缓冲层，前述缓冲层产生将前述元件形成层与前述衬底之间的应力抵消的应力。也可以是下述半导体衬底，其中，前述衬底为硅衬底，前述氮化物结晶层具有抑制硅原子与第III族原子的反应的反应抑制层。本专利技术的第3方式中，提供电子器件，其是使用了前述的半导体衬底的电子器件，其中，前述电子器件具有场效应晶体管的栅极结构或与前述氮化物结晶层连接的布线结构，前述栅极结构或前述布线结构的高度小于前述盖帽层的厚度。作为前述的衬底，可举出硅衬底、蓝宝石衬底、GaAs衬底等，作为电子器件，可例举HEMT(HighElectronMobilityTransistor，高电子迁移率晶体管)、HBT(HeterojunctionBipolarTransistor，异质结双极型晶体管)、LED(LightEmittingDiode，发光二极管)等。附图说明[图1]为半导体衬底100的截面图。[图2]为电子器件200的截面图。[图3]为说明电子器件200的制造工序的截面图。[图4]为说明电子器件200的制造工序的截面图。[图5]为说明电子器件200的制造工序的截面图。[图6]为表示衬底面内的盖帽层140(SiN膜)的膜厚分布的图。[图7]为表示盖帽层140(SiN膜)的电子衍射图像的图。具体实施方式(实施方式1)图1为本实施方式的检查方法中使用的半导体衬底100的截面图。半导体衬底100具有衬底102、氮化物结晶层120、和盖帽层140，衬底102、氮化物结晶层120及盖帽层本文档来自技高网...

【技术保护点】
1.半导体衬底，其具有衬底、由第III族氮化物的单一或多个结晶层形成的氮化物结晶层、和盖帽层，所述衬底、所述氮化物结晶层及所述盖帽层按照所述衬底、所述氮化物结晶层、所述盖帽层的位置顺序设置，所述盖帽层为具有结晶性的氮化硅层，并且具有5nm以上的厚度。

【技术特征摘要】
【国外来华专利技术】2016.12.27 JP 2016-2523821.半导体衬底，其具有衬底、由第III族氮化物的单一或多个结晶层形成的氮化物结晶层、和盖帽层，所述衬底、所述氮化物结晶层及所述盖帽层按照所述衬底、所述氮化物结晶层、所述盖帽层的位置顺序设置，所述盖帽层为具有结晶性的氮化硅层，并且具有5nm以上的厚度。2.半导体衬底，其具有衬底、由第III族氮化物的单一或多个结晶层形成的氮化物结晶层、和盖帽层，所述衬底、所述氮化物结晶层及所述盖帽层按照所述衬底、所述氮化物结晶层、所述盖帽层的位置顺序设置，所述氮化物结晶层的与所述盖帽层接触的层及其附近的层作为场效应晶体管的活性层而发挥功能，所述盖帽层为具有结晶性的氮化硅层，并且具有将所述场效应晶体管的栅极包埋的厚度以上的厚度。3...

【专利技术属性】
技术研发人员：山本大贵，长田刚规，
申请(专利权)人：住友化学株式会社，
类型：发明
国别省市：日本,JP