半导体装置及其制造方法制造方法及图纸

本发明专利技术涉及半导体装置及其制造方法，能够得到高阈值。根据实施方式，半导体装置包括第1～第3电极、第1～第3层以及绝缘层。第1层包括远离第1电极的第1面、远离第2电极的第2面以及远离第3电极并且倾斜的第3面。第2层包括设置于第1电极与第1面之间的第1部分区域、设置于第2电极与第2面之间的第2部分区域以及设置于第3电极与第3面之间的第3部分区域。第3层包括设置于第1电极与第1部分区域之间的第4部分区域、设置于第2电极与第2部分区域之间的第5部分区域以及设置于第3电极与第3部分区域之间的第6部分区域。与第4、第5部分区域、第1、第2电极分别电连接。绝缘层设置于第3电极与第6部分区域之间。

【技术实现步骤摘要】
半导体装置及其制造方法本申请以日本专利申请2017-178780(申请日2017年9月19日)作为基础，基于该申请享受优先权。本申请通过参照该申请，包括该申请的全部内容。
本专利技术的实施方式涉及半导体装置及其制造方法。例如，存在使用氮化物半导体的晶体管等半导体装置。通过使阈值变高，得到常导通型的半导体装置。
技术实现思路
本专利技术的实施方式提供能够得到高阈值的半导体装置及其制造方法。根据本专利技术的实施方式，半导体装置包括第1电极、第2电极、第3电极、第1层、第2层、第3层以及绝缘层。第1方向上的所述第3电极的位置处于所述第1方向上的所述第1电极的位置与所述第1方向上的所述第2电极的位置之间。所述第1层包括在与所述第1方向交叉的第2方向上远离所述第1电极的第1面、在所述第2方向上远离所述第2电极并且沿着包括所述第1面的第1平面的第2面以及在所述第2方向上远离所述第3电极并且相对于所述第1平面倾斜的第3面，并包括Alx1Ga1－x1N(0＜x1＜1)以及p型的Alz1Ga1－z1N(0≤z1＜1)中的某一方。所述第2层包括在所述第2方向上设置于所述第1电极与所述第1面之间的第1部分区域、在所述第2方向上设置于所述第2电极与所述第2面之间的第2部分区域以及在所述第2方向上设置于所述第3电极与所述第3面之间的第3部分区域，并包括Alx2Ga1－x2N(0≤x2＜1、x2＜x1)。所述第3层包括在所述第2方向上设置于所述第1电极与所述第1部分区域之间的第4部分区域、在所述第2方向上设置于所述第2电极与所述第2部分区域之间的第5部分区域以及在所述第2方向上设置于所述第3电极与所述第3部分区域之间的第6部分区域，并包括Alx3Ga1－x3N(0＜x3＜1、x2＜x3)。所述第4部分区域与所述第1电极电连接，所述第5部分区域与所述第2电极电连接。所述绝缘层在所述第2方向上设置于所述第3电极与所述第6部分区域之间。根据本专利技术的其它实施方式，提供一种半导体装置，具备：第1电极；第2电极；第3电极，第1方向上的所述第3电极的位置处于所述第1方向上的所述第1电极的位置与所述第1方向上的所述第2电极的位置之间；第1层；第2层；第3层；以及绝缘层，所述第1层包括：第1半导体区域，包括Aly1Ga1－y1N(0＜y1＜1)以及p型的Alz1Ga1－z1N(0≤z1＜1)中的某一方；第2半导体区域，包括Aly2Ga1－y2N(0＜y2＜1)以及p型的Alz2Ga1－z2N(0≤z2＜1)中的某一方；以及第3半导体区域，包括Aly3Ga1－y3N(0≤y3＜1、y3＜y1、y3＜y2)，所述第2半导体区域的至少一部分在与所述第1方向交叉的第2方向上位于所述第2电极与所述第1半导体区域的一部分之间，所述第3半导体区域的一部分在所述第2方向上位于所述第1半导体区域的所述一部分与所述第2半导体区域的所述至少一部分之间，所述第3半导体区域的另一部分在所述第2方向上位于所述第3电极与所述第1半导体区域的另一部分之间，所述第1半导体区域包括在所述第2方向上远离所述第1电极的第1面，所述第2半导体区域包括在所述第2方向上远离所述第2电极并且沿着包括所述第1面的第1平面的第2面，所述第3半导体区域包括在所述第2方向上远离所述第3电极并且相对于所述第1平面倾斜的第3面，所述第2层包括在所述第2方向上设置于所述第1电极与所述第1面之间的第1部分区域、在所述第2方向上设置于所述第2电极与所述第2面之间的第2部分区域以及在所述第2方向上设置于所述第3电极与所述第3面之间的第3部分区域，并包括Alx2Ga1－x2N(0≤x2＜1、x2＜y1、x2＜y2)，所述第3层包括在所述第2方向上设置于所述第1电极与所述第1部分区域之间的第4部分区域、在所述第2方向上设置于所述第2电极与所述第2部分区域之间的第5部分区域以及在所述第2方向上设置于所述第3电极与所述第3部分区域之间的第6部分区域，包括Alx3Ga1－x3N(0＜x3＜1、x2＜x3、y3＜x3)，其中所述第4部分区域与所述第1电极电连接，所述第5部分区域与所述第2电极电连接，所述绝缘层在所述第2方向上设置于所述第3电极与所述第6部分区域之间。根据本专利技术的其它实施方式，提供一种半导体装置，具备：第1电极；第2电极；第3电极，第1方向上的所述第3电极的位置处于所述第1方向上的所述第1电极的位置与所述第1方向上的所述第2电极的位置之间；第1层；第2层；第3层；以及绝缘层，所述第1层包括：第1半导体区域，包括Aly1Ga1－y1N(0＜y1＜1)以及p型的Alz1Ga1－z1N(0≤z1＜1)中的某一方；以及第2半导体区域，包括Aly2Ga1－y2N(0＜y2＜1)以及p型的Alz2Ga1－z2N(0≤z2＜1)中的某一方，所述第2半导体区域的一部分在与所述第1方向交叉的第2方向上位于所述第2电极与所述第1半导体区域的一部分之间，所述第2半导体区域的另一部分在所述第2方向上位于所述第3电极与所述第1半导体区域的另一部分之间，所述第1半导体区域包括在所述第2方向上远离所述第1电极的第1面，所述第2半导体区域的所述一部分包括在所述第2方向上远离所述第2电极并且沿着包括所述第1面的第1平面的第2面，所述第2半导体区域的所述另一部分包括在所述第2方向上远离所述第3电极并且相对于所述第1平面倾斜的第3面，所述第2层包括在所述第2方向上设置于所述第1电极与所述第1面之间的第1部分区域、在所述第2方向上设置于所述第2电极与所述第2面之间的第2部分区域以及在所述第2方向上设置于所述第3电极与所述第3面之间的第3部分区域，并包括Alx2Ga1－x2N(0≤x2＜1、x2＜y1、x2＜y2)，所述第3层包括在所述第2方向上设置于所述第1电极与所述第1部分区域之间的第4部分区域、在所述第2方向上设置于所述第2电极与所述第2部分区域之间的第5部分区域以及在所述第2方向上设置于所述第3电极与所述第3部分区域之间的第6部分区域，并包括Alx3Ga1－x3N(0＜x3＜1、x2＜x3)，其中所述第4部分区域与所述第1电极电连接，所述第5部分区域与所述第2电极电连接，所述绝缘层在所述第2方向上设置于所述第3电极与所述第6部分区域之间。根据本专利技术的其它实施方式，提供一种半导体装置的制造方法，形成包括Alx1Ga1－x1N(0＜x1＜1)以及p型的Alz1Ga1－z1N(0≤z1＜1)中的某一方的第1层，所述第1层包括第1面、沿着包括所述第1面的第1平面的第2面以及相对于所述第1面倾斜的第3面，沿着所述第1面的第1方向上的所述第3面的位置处于所述第1方向上的所述第1面的位置与所述第1方向上的所述第2面的位置之间，在所述第1层之上形成包括Alx2Ga1－x2N(0≤x2＜1、x2＜x1)的第2层，在所述第2层之上形成包括Alx3Ga1－x3N(0＜x3＜1、x2＜x3)的第3层，将绝缘层形成于所述第3层的一部分之上，所述第3层的所述一部分在与所述第1面交叉的第2方向上与所述第3面重叠，形成在所述第2方向上与所述第1面重叠并且与所述第3层的另一部分电连接的第1电极、在所述第2方向上与所述第2面重叠并且与所述第3层的又一部分电连接的第2电极以及位于本文档来自技高网...

【技术保护点】
1.一种半导体装置，具备：第1电极；第2电极；第3电极，第1方向上的所述第3电极的位置处于所述第1方向上的所述第1电极的位置与所述第1方向上的所述第2电极的位置之间；第1层，包括在与所述第1方向交叉的第2方向上远离所述第1电极的第1面、在所述第2方向上远离所述第2电极并且沿着包括所述第1面的第1平面的第2面以及在所述第2方向上远离所述第3电极并且相对于所述第1平面倾斜的第3面，并包括Alx1Ga1－x1N以及p型的Alz1Ga1－z1N中的某一方，所述x1高于0且低于1，所述z1为0以上且低于1；第2层，包括在所述第2方向上设置于所述第1电极与所述第1面之间的第1部分区域、在所述第2方向上设置于所述第2电极与所述第2面之间的第2部分区域以及在所述第2方向上设置于所述第3电极与所述第3面之间的第3部分区域，并包括Alx2Ga1－x2N，所述x2为0以上且低于1，所述x2低于所述x1；第3层，包括在所述第2方向上设置于所述第1电极与所述第1部分区域之间的第4部分区域、在所述第2方向上设置于所述第2电极与所述第2部分区域之间的第5部分区域以及在所述第2方向上设置于所述第3电极与所述第3部分区域之间的第6部分区域，并包括Alx3Ga1－x3N，其中，所述x3高于0且低于1，所述x2低于所述x3，所述第4部分区域与所述第1电极电连接，所述第5部分区域与所述第2电极电连接；以及绝缘层，在所述第2方向上设置于所述第3电极与所述第6部分区域之间。...

【技术特征摘要】
2017.09.19 JP 2017-1787801.一种半导体装置，具备：第1电极；第2电极；第3电极，第1方向上的所述第3电极的位置处于所述第1方向上的所述第1电极的位置与所述第1方向上的所述第2电极的位置之间；第1层，包括在与所述第1方向交叉的第2方向上远离所述第1电极的第1面、在所述第2方向上远离所述第2电极并且沿着包括所述第1面的第1平面的第2面以及在所述第2方向上远离所述第3电极并且相对于所述第1平面倾斜的第3面，并包括Alx1Ga1－x1N以及p型的Alz1Ga1－z1N中的某一方，所述x1高于0且低于1，所述z1为0以上且低于1；第2层，包括在所述第2方向上设置于所述第1电极与所述第1面之间的第1部分区域、在所述第2方向上设置于所述第2电极与所述第2面之间的第2部分区域以及在所述第2方向上设置于所述第3电极与所述第3面之间的第3部分区域，并包括Alx2Ga1－x2N，所述x2为0以上且低于1，所述x2低于所述x1；第3层，包括在所述第2方向上设置于所述第1电极与所述第1部分区域之间的第4部分区域、在所述第2方向上设置于所述第2电极与所述第2部分区域之间的第5部分区域以及在所述第2方向上设置于所述第3电极与所述第3部分区域之间的第6部分区域，并包括Alx3Ga1－x3N，其中，所述x3高于0且低于1，所述x2低于所述x3，所述第4部分区域与所述第1电极电连接，所述第5部分区域与所述第2电极电连接；以及绝缘层，在所述第2方向上设置于所述第3电极与所述第6部分区域之间。2.一种半导体装置，具备：第1电极；第2电极；第3电极，第1方向上的所述第3电极的位置处于所述第1方向上的所述第1电极的位置与所述第1方向上的所述第2电极的位置之间；第1层；第2层；第3层；以及绝缘层，所述第1层包括：第1半导体区域，包括Aly1Ga1－y1N以及p型的Alz1Ga1－z1N中的某一方；第2半导体区域，包括Aly2Ga1－y2N以及p型的Alz2Ga1－z2N中的某一方；以及第3半导体区域，包括Aly3Ga1－y3N，所述y1高于0且低于1，所述z1为0以上且低于1，所述y2高于0且低于1，所述z2为0以上且低于1，所述y3为0以上且低于1，所述y3低于所述y1，所述y3低于所述y2，所述第2半导体区域的至少一部分在与所述第1方向交叉的第2方向上位于所述第2电极与所述第1半导体区域的一部分之间，所述第3半导体区域的一部分在所述第2方向上位于所述第1半导体区域的所述一部分与所述第2半导体区域的所述至少一部分之间，所述第3半导体区域的另一部分在所述第2方向上位于所述第3电极与所述第1半导体区域的另一部分之间，所述第1半导体区域包括在所述第2方向上远离所述第1电极的第1面，所述第2半导体区域包括在所述第2方向上远离所述第2电极并且沿着包括所述第1面的第1平面的第2面，所述第3半导体区域包括在所述第2方向上远离所述第3电极并且相对于所述第1平面倾斜的第3面，所述第2层包括在所述第2方向上设置于所述第1电极与所述第1面之间的第1部分区域、在所述第2方向上设置于所述第2电极与所述第2面之间的第2部分区域以及在所述第2方向上设置于所述第3电极与所述第3面之间的第3部分区域，并包括Alx2Ga1－x2N，所述x2为0以上且低于1，所述x2低于所述y1，所述x2低于所述y2，所述第3层包括在所述第2方向上设置于所述第1电极与所述第1部分区域之间的第4部分区域、在所述第2方向上设置于所述第2电极与所述第2部分区域之间的第5部分区域以及在所述第2方向上设置于所述第3电极与所述第3部分区域之间的第6部分区域，并包括Alx3Ga1－x3N，其中，所述第4部分区域与所述第1电极电连接，所述第5部分区域与所述第2电极电连接，所述x3高于0且低于1，所述x2低于所述x3，所述y3低于所述x3，所述绝缘层在所述第2方向上设置于所述第3电极与所述第6部分区域之间。3.一种半导体装置，具备：第1电极；第2电极；第3电极，第1方向上的所述第3电极的位置处于所述第1方向上的所述第1电极的位置与所述第1方向上的所述第2电极的位置之间；第1层；第2层；第3层；以及绝缘层，所述第1层包括：第1半导体区域，包括Aly1Ga1－y1N以及p型的Alz1Ga1－z1N中的某一方；以及第2半导体区域，包括Aly2Ga1－y2N以及p型的Alz2Ga1－z2N中的某一方，所述y1高于0且低于1，所述z1为0以上且低于1，所述y2高于0且低于1，所述z2为0以上且低于1，所述第2半导体区域的一部分在与所述第1方向交叉的第2方向上位于所述第2电极与所述第1半导体区域的一部分之间，所述第2半导体区域的另一部分在所述第2方向上位于所述第3电极与所述第1半导体区域的另一部分之间，所述第1半导体区域包括在所述第2方向上远离所述第1电极的第1面，所述第2半导体区域的所述一部分包括在所述第2方向上远离所述第2电极并且沿着包括所述第1面的第1平面的第2面，所述第2半导体区域的所述另一部分包括在所述第2方向上远离所述第3电极并且相对于所述第1平面倾斜的第3面，所述第2层包括在所述第2方向上设置于所述第1电极与所述第1面之间的第1部分区域、在所述第2方向上设置于所述第2电极与所述第2面之间的第2部分区域以及在所述第2方向上设置于所述第3电极与所述第3面之间的第3部分区域，并包括Alx2Ga1－x2N，所述x2为0以上且低于1，所述x2低于所述y1，所述x2低于所述y2，所述第3层包括在所述第2方向上设置于所述第1电极与所述第1部分区域之间的第4部分区域、在所述第2方向上设置于所述第2电极与所述第2部分区域之间的第5部分区域以及在所述第2方向上设置于所述第3电极与所述第3部分区域之间的第6部分区域，并包括Alx3Ga1...

【专利技术属性】
技术研发人员：田岛纯平，彦坂年辉，上杉谦次郎，木村重哉，蔵口雅彦，布上真也，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本,JP