具有TSV结构的半导体封装制造技术

一种半导体封装包括基板。包括两个半导体芯片的竖直堆叠芯片结构被安装在所述基板上。所述第三半导体芯片安装在所述基板上并与所述竖直堆叠芯片结构水平间隔开。封装模塑料设置在所述基板上并覆盖所述竖直堆叠芯片结构的侧壁且覆盖所述第三半导体芯片的侧壁。电磁屏蔽层沿着所述封装模塑料的侧壁并沿着所述封装模塑料的上表面延伸。所述第一半导体芯片设置在所述第二半导体芯片和所述基板之间。所述第一半导体芯片与第一接地通孔相连，并且与第一信号/电力通孔相连。所述第二半导体芯片与第二接地通孔相连。所述电磁屏蔽层与所述第二接地通孔相连。

Semiconductor Packaging with TSV Structure

【技术实现步骤摘要】
具有TSV结构的半导体封装相关申请的交叉引用本申请要求于2018年2月5日在韩国知识产权局递交的韩国专利申请No.10-2018-0013809的优先权，并在此通过引用并入其全部公开的内容。
本公开涉及一种半导体封装，更具体地，涉及包括通孔(TSV)结构的半导体封装。
技术介绍
半导体封装是包含一个或多个半导体集成电路的外壳。半导体封装负责保护集成电路免受冲击和腐蚀，从而为集成电路提供电接触，并且负责消散由集成电路产生的热量。正在开发现代半导体封装以包封较小的集成电路同时从中消散更多的热量。
技术实现思路
一种半导体封装包括：具有第一表面以及与所述第一表面相对的第二表面的基板。竖直堆叠芯片结构安装在所述基板的所述第一表面上。所述堆叠芯片结构包括第一半导体芯片和设置在所述第一半导体芯片上的第二半导体芯片。第三半导体芯片安装在所述基板的所述第一表面上并与所述堆叠芯片结构水平间隔开。封装模塑料设置在所述基板的所述第一表面上并覆盖所述堆叠芯片结构的侧壁且覆盖所述第三半导体芯片的侧壁。电磁屏蔽层沿着所述封装模塑料的侧壁并沿着所述封装模塑料的上表面延伸。所述第一半导体芯片设置在所述第二半导体芯片和所述基板之间。所述第一半导体芯片与第一接地通孔相连，并且与第一信号/电力通孔相连。所述第二半导体芯片与第二接地通孔相连。所述电磁屏蔽层与所述第二接地通孔相连。一种半导体封装包括：具有第一表面以及与所述第一表面相对的第二表面的基板。第一半导体芯片安装在所述基板的所述第一表面上并与多个第一通孔相连。第二半导体芯片安装在所述基板的所述第二表面上并与所述第一半导体芯片水平间隔开。封装模塑料设置在所述基板的所述第一表面上并覆盖所述第一半导体芯片的侧壁且覆盖所述第二半导体芯片的侧壁。电磁屏蔽层沿着封装模塑料的侧壁和封装模塑料的上表面延伸，并与多个第一通孔中的一些通孔相连。一种半导体封装包括：具有第一表面以及与所述第一表面相对的第二表面的基板。竖直堆叠芯片结构安装在所述基板的所述第一表面上。所述竖直堆叠芯片结构包括第一半导体芯片和设置在所述第一半导体芯片上的第二半导体芯片。所述第三半导体芯片安装在所述基板的所述第一表面上并与所述竖直堆叠芯片结构水平间隔开。封装模塑料设置在所述基板的所述第一表面上并覆盖所述竖直堆叠芯片结构的侧壁且覆盖所述第三半导体芯片的侧壁。电磁屏蔽层沿着所述封装模塑料的侧壁和上表面延伸。第二半导体芯片没置在所述竖直堆叠芯片结构的顶部。所述第一半导体芯片设置在第二半导体芯片和基板之间。第一半导体芯片与多个第一通孔相连。第二半导体芯片与多个第二通孔相连。多个第二通孔中的第二通孔的数量与多个第一通孔中的第一通孔的数量不同。所述电磁屏蔽层与所述第二通孔相连。附图说明通过参考附图详细描述本公开的示例性实施例，本公开的以上和其他方面和特征将变得更清楚，在附图中：图1是示出了根据本公开的示例性实施例的半导体封装的示意图；图2是示出了根据本公开的示例性实施例的半导体封装的示意图；图3是示出了根据本公开的示例性实施例的半导体封装的示意图；图4是示出了根据本公开的示例性实施例的半导体封装的示意图；图5是示出了根据本公开的示例性实施例的半导体封装的示意图；图6是示出了根据本公开的示例性实施例的半导体封装的示意图；图7是示出了根据本公开的示例性实施例的半导体封装的示意图；图8是示出了根据本公开的示例性实施例的半导体封装的示意图；图9是示出了根据本公开的示例性实施例的半导体封装的示意图；图10是示出了根据本公开的示例性实施例的半导体封装的示意图；以及图11是示出了根据本公开的示例性实施例的半导体封装的示意图。具体实施方式下面，参考附图详细描述本公开的示例性实施例。在描述中，为了清楚起见，使用特定术语。然而，本公开不旨在限于如此选择的特定术语，并且应该理解，每个特定元件包括以类似方式操作的所有技术等同物。图1是示出了根据本公开的示例性实施例的半导体封装的示意图。参考图1，根据本公开示例性实施例的半导体封装可以包括安装基板50、堆叠芯片结构40、第五半导体芯片500、封装模塑料60和用于屏蔽电磁波的屏蔽层70。安装基板50可以为封装基板。例如，安装基板50可以是印刷电路板(PCB)或重分布层(RDL)基板。可以通过以晶片级在堆叠芯片结构40和第五半导体芯片500中形成重布线层和外部端子55来形成重分布层(RDL)基板，而无需印刷电路板。安装基板50包括第一表面50a以及与所述第一表面50a相对的第二表面50b。外部端子55可以设置在安装基板50的第二表面50b上。外部端子55可以将半导体封装电连接到外部设备。外部端子55可以向堆叠芯片结构40和/或第五半导体芯片500提供电信号，或可以从堆叠芯片结构40和/或第五半导体芯片向外部设备提供电信号。通过在竖直方向(z方向)上顺序堆叠第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400来形成堆叠芯片结构40。例如，第一半导体芯片100可以设置在堆叠芯片结构40的底部，因此第一半导体芯片100可以是堆叠芯片结构40中最靠近安装基板50的芯片。第四半导体芯片400可以设置在堆叠芯片结构40的顶部，因此第四半导体芯片400可以是堆叠芯片结构40中最远离安装基板50的芯片。堆叠芯片结构40可以安装在安装基板50的第一表面50a上。堆叠芯片结构40可以与安装基板50电连接。例如，第一半导体芯片至第四半导体芯片100、200、300和400均可以是半导体存储器芯片。半导体存储器芯片可以是诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的易失性半导体存储器芯片，或者可以是诸如相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、FeRAM(铁电随机存取存储器)或RRAM(电阻随机存取存储器)的非易失性半导体存储器芯片。第五半导体芯片500可以是应用处理器(AP)或具有一个或多个核的中央处理单元(CPU)。例如，第一半导体芯片100可以是逻辑芯片，第二半导体芯片至第四半导体芯片200、300和400可以是半导体存储器芯片。第一半导体芯片100可以是控制器芯片，用于控制与其电连接的第二半导体芯片至第四半导体芯片200、300和400的操作。尽管图1中所示的半导体封装被示出为由彼此堆叠的四个半导体芯片组成，然而其他数量的芯片可以包括在堆叠芯片结构40内。第一半导体芯片100可以包括第一芯片基板110和第一多个通孔125。第一芯片基板110可以包括第一表面110a和与第一表面相对的第二表面110b。第一芯片基板110可以包括第一半导体基板115和第一半导体元件层120。第一芯片基板110的第一表面110a可以与第一半导体基板115相邻，且第一芯片基板110的第二表面110b可以与第一半导体元件层120相邻。第一半导体基板115可以是体硅基板或SOI(绝缘体上硅)基板。备选地，第一半导体基板115可以是硅基板，或可以是由其它材料制成的基板，所述其他材料包括但不限于硅锗、绝缘体上硅锗(SGOI)、锑化铟(InSb)、碲化铅(PbTe)化合物、砷化铟(InAs)、磷化铟(InP)、砷化镓(GaAs)和锑化镓(GaSb)。第一半导体元件层120可以包括各种单独器本文档来自技高网...

【技术保护点】
1.一种半导体封装，包括：基板，包括第一表面以及与所述第一表面相对的第二表面；竖直堆叠芯片结构，安装在所述基板的所述第一表面上，所述竖直堆叠芯片结构包括第一半导体芯片和设置在所述第一半导体芯片上的第二半导体芯片；第三半导体芯片，安装在所述基板的所述第一表面上并与所述竖直堆叠芯片结构水平间隔开；封装模塑料，设置在所述基板的所述第一表面上并覆盖所述竖直堆叠芯片结构的侧壁且覆盖所述第三半导体芯片的侧壁；以及电磁屏蔽层，沿着所述封装模塑料的侧壁并沿着所述封装模塑料的上表面延伸，其中所述第一半导体芯片设置在所述第二半导体芯片和所述基板之间，其中所述第一半导体芯片与第一接地通孔相连，并且与第一信号/电力通孔相连，其中所述第二半导体芯片与第二接地通孔相连，以及其中所述电磁屏蔽层与所述第二接地通孔相连。

【技术特征摘要】
2018.02.05 KR 10-2018-00138091.一种半导体封装，包括：基板，包括第一表面以及与所述第一表面相对的第二表面；竖直堆叠芯片结构，安装在所述基板的所述第一表面上，所述竖直堆叠芯片结构包括第一半导体芯片和设置在所述第一半导体芯片上的第二半导体芯片；第三半导体芯片，安装在所述基板的所述第一表面上并与所述竖直堆叠芯片结构水平间隔开；封装模塑料，设置在所述基板的所述第一表面上并覆盖所述竖直堆叠芯片结构的侧壁且覆盖所述第三半导体芯片的侧壁；以及电磁屏蔽层，沿着所述封装模塑料的侧壁并沿着所述封装模塑料的上表面延伸，其中所述第一半导体芯片设置在所述第二半导体芯片和所述基板之间，其中所述第一半导体芯片与第一接地通孔相连，并且与第一信号/电力通孔相连，其中所述第二半导体芯片与第二接地通孔相连，以及其中所述电磁屏蔽层与所述第二接地通孔相连。2.根据权利要求1所述的半导体封装，其中所述第二半导体芯片与第二信号/电力通孔相连，以及其中所述第二信号/电力通孔不与所述电磁屏蔽层相连。3.根据权利要求2所述的半导体封装，还包括：插入绝缘层，设置在所述第二半导体芯片和所述电磁屏蔽层之间并覆盖所述第二信号/电力通孔，其中所述插入绝缘层不存在于所述电磁屏蔽层和所述第三半导体芯片之间。4.根据权利要求2所述的半导体封装，还包括：插入绝缘层，设置在所述第二半导体芯片和所述电磁屏蔽层之间且设置在所述第三半导体芯片和所述电磁屏蔽层之间，并且覆盖所述第二信号/电力通孔。5.根据权利要求1所述的半导体封装，其中所述第二半导体芯片不与信号/电力通孔相连。6.根据权利要求1所述的半导体封装，其中所述第三半导体芯片与所述电磁屏蔽层接触。7.根据权利要求1所述的半导体封装，其中所述第二半导体芯片的上表面被所述封装模塑料暴露，并且其中所述封装模塑料覆盖所述第三半导体芯片的上表面。8.根据权利要求1所述的半导体封装，其中所述封装模塑料的一部分插入在所述竖直堆叠芯片结构与所述基板之间以及在所述第三半导体芯片与所述基板之间。9.根据权利要求1所述的半导体封装，还包括：第一芯片间模塑料，设置在所述竖直堆叠芯片结构和所述基板之间；以及第二芯片间模塑料，设置在所述第三半导体芯片和所述基板之间。10.根据权利要求1所述的半导体封装，其中所述基板是重分布层RDL基板或印刷电路板PCB基板。11.一种半导体封装，包括：基板，包括第一表面以及与所述第一表面相对的第二表面；第一半导体芯片，安装在所述基板的所述第一表面上并与多个第一通孔相连；第二半导体芯片，安装在所述基板的所述第二表面上并与所述第...

【专利技术属性】
技术研发人员：金容勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR