半导体器件及其形成方法技术

一种半导体器件及其形成方法，方法包括：在第二槽区中获取若干分立的接触孔区；根据接触孔区的位置，获取位于第二槽区中的第二槽修正区，第二槽修正区的宽度小于第二槽区的宽度；在介质层第二槽修正区和第一槽区上分别形成牺牲层；在介质层上形成第一侧墙和第二侧墙；在第二侧墙暴露出的第二槽区上形成阻挡层，且阻挡层的边缘至相邻的第一槽区上牺牲层边缘的距离等于第一侧墙和第二侧墙之间的最小距离；之后去除牺牲层；之后以阻挡层、第一侧墙和第二侧墙为掩膜刻蚀介质层，在第一侧墙两侧的介质层中形成第一凹槽，在介质层第二槽修正区中形成第二凹槽。提高了半导体器件的性能。

Semiconductor devices and their formation methods

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
随着半导体集成电路工艺技术的不断进步，当半导体器件缩小至深亚微米的范围时，半导体器件之间的高性能、高密度连接需要通过互联结构实现。互联结构中易形成寄生电阻和寄生电容，从而出现寄生效应，导致金属连线传递的时间延迟，人们面临着如何克服由于连接长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题。为了克服互联中的寄生效应，在大规模集成电路后段工艺互联的集成工艺中，一方面，寄生电容正比于互联层绝缘介质的相对介电常数K，因此使用低K材料尤其是超低介电常数(Ultra-lowdielectricconstant，ULK)的材料代替传统的SiO2介质材料已成为满足高速芯片的发展的需要，另一方面，由于铜具有较低的电阻率、优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。然而，现有技术形成的半导体器件的性能较差。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供介质层，所述介质层包括第一槽区和若干第二槽区，第一槽区和第二槽区相互分立，第一槽区位于相邻的第二槽区之间，第二槽区的宽度大于第一槽区的宽度；在第二槽区中获取若干分立的接触孔区；根据接触孔区的位置，获取位于第二槽区中的第二槽修正区，所述第二槽修正区含盖接触孔区，第二槽修正区的宽度小于第二槽区的宽度；在介质层第二槽修正区和第一槽区上分别形成牺牲层；在介质层上形成第一侧墙和第二侧墙，第一侧墙位于第一槽区上牺牲层沿第一槽区宽度方向的两侧侧壁，第二侧墙位于第二槽修正区上牺牲层沿第二槽修正区宽度方向的两侧侧壁；在第二侧墙暴露出的第二槽区上形成阻挡层，且阻挡层的边缘至相邻的第一槽区上牺牲层边缘的距离等于第一侧墙和第二侧墙之间的最小距离；形成阻挡层后，去除牺牲层；去除牺牲层后，以阻挡层、第一侧墙和第二侧墙为掩膜刻蚀介质层，在第一侧墙两侧的介质层中形成第一凹槽，在介质层第二槽修正区中形成第二凹槽。可选的，所述第二槽修正区的宽度等于第一槽区的宽度；或者，所述第二槽修正区的宽度小于或大于第一槽区的宽度。可选的，所述第二槽修正区的宽度为第一槽区的宽度的95％～105％。可选的，所述第二槽修正区包括连接区和若干分立的孔修正区，孔修正区的延伸方向与第二槽区的长度方向平行，所述若干孔修正区沿第二槽区的宽度方向在第二槽区边缘的投影相互分立，所述若干孔修正区沿第二槽区的长度方向在第二槽区边缘的投影相互分立；所述连接区的两端分别与孔修正区连接，所述孔修正区在第二槽区的长度方向上分别位于连接区的两侧。可选的，所述孔修正区的数量为两个；所述两个孔修正区分别为第一孔修正区和第二孔修正区；第一孔修正区和第二孔修正区的延伸方向与第二槽区的长度方向平行；连接区的两端分别与第一孔修正区和第二孔修正区连接，第一孔修正区和第二孔修正区在第二槽区的长度方向上分别位于连接区的两侧。可选的，所述第一孔修正区和所述第二孔修正区在第二槽区宽度方向上分别位于第二槽区中的两侧边缘。可选的，所述连接区的两端为第一端和第二端，第一端和第一孔修正区连接，第二端和第二孔修正区连接，自第一端至第二端的方向平行于第二槽区的宽度方向。可选的，所述牺牲层的材料为无定型硅或无定型碳；所述第一侧墙和第二侧墙的材料包括氮化硅；所述介质层的材料为氧化硅或低K介质材料。可选的，形成所述牺牲层的方法包括：在所述介质层表面形成牺牲膜；在牺牲膜上形成光刻胶膜；采用掩膜版对光刻胶膜进行曝光工艺，在光刻胶膜中形成曝光区和非曝光区；对光刻胶膜进行显影处理以去除光刻胶膜的非曝光区，且使光刻胶膜的曝光区形成光刻胶层；以所述光刻胶层为掩膜刻蚀牺牲膜直至暴露出介质层表面，形成所述牺牲层；刻蚀牺牲膜后，去除所述光刻胶层。可选的，所述掩膜版的制作方法包括：获取第二槽修正区和第一槽区的图形对应的光刻掩膜层图形；对所述光刻掩膜层图形进行OPC修正，得到修正图形；根据所述修正图形制作掩膜版。可选的，形成所述第一侧墙和第二侧墙的方法包括：在所述牺牲层的侧壁和顶部、以及牺牲层暴露出的介质层表面形成侧墙膜；回刻蚀所述侧墙膜直至暴露出介质层表面，形成所述第一侧墙和第二侧墙。可选的，所述阻挡层的材料包括光阻材料；形成所述阻挡层的方法包括：在所述牺牲层、第一侧墙和第二侧墙暴露出的介质层上、以及牺牲层、第一侧墙和第二侧墙上形成阻挡膜；对所述阻挡膜进行曝光和显影，使所述阻挡膜形成所述阻挡层。可选的，还包括：形成第一凹槽和第二凹槽后，去除阻挡层、第一侧墙和第二侧墙；去除阻挡层、第一侧墙和第二侧墙后，在第一凹槽中形成第一导电层，在第二凹槽中形成第二导电层；在第一导电层上形成第一插塞，第一插塞和第一导电层电学连接；在第二导电层上形成若干第二插塞，且第二插塞分别位于接触孔区上；第二插塞和第二导电层电学连接。本专利技术还提供一种半导体器件，包括：介质层，所述介质层包括第一槽区和若干第二槽区，第一槽区和第二槽区相互分立，第一槽区位于相邻的第二槽区之间，第二槽区的宽度大于第一槽区的宽度；位于第二槽区中的若干分立的接触孔区；位于第二槽区中的第二槽修正区，所述第二槽修正区含盖接触孔区，第二槽修正区的宽度小于第二槽区的宽度；若干分立的第一凹槽，所述第一凹槽分别位于介质层第一槽区中、以及第一槽区两侧部分介质层中；位于介质层第二槽修正区中的第二凹槽。可选的，所述第二槽修正区的宽度等于第一槽区的宽度；或者，所述第二槽修正区的宽度小于或大于第一槽区的宽度。可选的，所述第二槽修正区的宽度为第一槽区的宽度的95％～105％。可选的，所述第二槽修正区包括连接区和若干分立的孔修正区，孔修正区的延伸方向与第二槽区的长度方向平行，所述若干孔修正区沿第二槽区的宽度方向在第二槽区边缘的投影相互分立，所述若干孔修正区沿第二槽区的长度方向在第二槽区边缘的投影相互分立；所述连接区的两端分别与孔修正区连接，所述孔修正区在第二槽区的长度方向上分别位于连接区的两侧。可选的，所述孔修正区的数量为两个；所述两个孔修正区分别为第一孔修正区和第二孔修正区；第一孔修正区和第二孔修正区的延伸方向与第二槽区的长度方向平行；连接区的两端分别与第一孔修正区和第二孔修正区连接，第一孔修正区和第二孔修正区在第二槽区的长度方向上分别位于连接区的两侧。可选的，所述连接区的两端为第一端和第二端，第一端和第一孔修正区连接，第二端和第二孔修正区连接，自第一端至第二端的方向平行于第二槽区的宽度方向。可选的，还包括：位于第一凹槽中的第一导电层；位于第二凹槽中的第二导电层；位于第一导电层上的第一插塞，第一插塞和第一导电层电学连接；位于第二导电层上的若干第二插塞，且第二插塞分别位于接触孔区上，第二插塞和第二导电层电学连接。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的半导体器件的形成方法中，在第二槽区中获取若干分立的接触孔区，所述接触孔区为后续第二插塞投影至第二槽区的区域。根据接触孔区的位置，获取位于第二槽区中的第二槽修正区。牺牲层形成在第二槽修正区和第一槽区上，牺牲层的图形需要依据第二本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供介质层，所述介质层包括第一槽区和若干第二槽区，第一槽区和第二槽区相互分立，第一槽区位于相邻的第二槽区之间，第二槽区的宽度大于第一槽区的宽度；在第二槽区中获取若干分立的接触孔区；根据接触孔区的位置，获取位于第二槽区中的第二槽修正区，所述第二槽修正区含盖接触孔区，第二槽修正区的宽度小于第二槽区的宽度；在介质层第二槽修正区和第一槽区上分别形成牺牲层；在介质层上形成第一侧墙和第二侧墙，第一侧墙位于第一槽区上牺牲层沿第一槽区宽度方向的两侧侧壁，第二侧墙位于第二槽修正区上牺牲层沿第二槽修正区宽度方向的两侧侧壁；在第二侧墙暴露出的第二槽区上形成阻挡层，且阻挡层的边缘至相邻的第一槽区上牺牲层边缘的距离等于第一侧墙和第二侧墙之间的最小距离；形成阻挡层后，去除牺牲层；去除牺牲层后，以阻挡层、第一侧墙和第二侧墙为掩膜刻蚀介质层，在第一侧墙两侧的介质层中形成第一凹槽，在介质层第二槽修正区中形成第二凹槽。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供介质层，所述介质层包括第一槽区和若干第二槽区，第一槽区和第二槽区相互分立，第一槽区位于相邻的第二槽区之间，第二槽区的宽度大于第一槽区的宽度；在第二槽区中获取若干分立的接触孔区；根据接触孔区的位置，获取位于第二槽区中的第二槽修正区，所述第二槽修正区含盖接触孔区，第二槽修正区的宽度小于第二槽区的宽度；在介质层第二槽修正区和第一槽区上分别形成牺牲层；在介质层上形成第一侧墙和第二侧墙，第一侧墙位于第一槽区上牺牲层沿第一槽区宽度方向的两侧侧壁，第二侧墙位于第二槽修正区上牺牲层沿第二槽修正区宽度方向的两侧侧壁；在第二侧墙暴露出的第二槽区上形成阻挡层，且阻挡层的边缘至相邻的第一槽区上牺牲层边缘的距离等于第一侧墙和第二侧墙之间的最小距离；形成阻挡层后，去除牺牲层；去除牺牲层后，以阻挡层、第一侧墙和第二侧墙为掩膜刻蚀介质层，在第一侧墙两侧的介质层中形成第一凹槽，在介质层第二槽修正区中形成第二凹槽。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二槽修正区的宽度等于第一槽区的宽度；或者，所述第二槽修正区的宽度小于或大于第一槽区的宽度。3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二槽修正区的宽度为第一槽区的宽度的95％～105％。4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二槽修正区包括连接区和若干分立的孔修正区，孔修正区的延伸方向与第二槽区的长度方向平行，所述若干孔修正区沿第二槽区的宽度方向在第二槽区边缘的投影相互分立，所述若干孔修正区沿第二槽区的长度方向在第二槽区边缘的投影相互分立；所述连接区的两端分别与孔修正区连接，所述孔修正区在第二槽区的长度方向上分别位于连接区的两侧。5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述孔修正区的数量为两个；所述两个孔修正区分别为第一孔修正区和第二孔修正区；第一孔修正区和第二孔修正区的延伸方向与第二槽区的长度方向平行；连接区的两端分别与第一孔修正区和第二孔修正区连接，第一孔修正区和第二孔修正区在第二槽区的长度方向上分别位于连接区的两侧。6.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述第一孔修正区和所述第二孔修正区在第二槽区宽度方向上分别位于第二槽区中的两侧边缘。7.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述连接区的两端为第一端和第二端，第一端和第一孔修正区连接，第二端和第二孔修正区连接，自第一端至第二端的方向平行于第二槽区的宽度方向。8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述牺牲层的材料为无定型硅或无定型碳；所述第一侧墙和第二侧墙的材料包括氮化硅；所述介质层的材料为氧化硅或低K介质材料。9.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述牺牲层的方法包括：在所述介质层表面形成牺牲膜；在牺牲膜上形成光刻胶膜；采用掩膜版对光刻胶膜进行曝光工艺，在光刻胶膜中形成曝光区和非曝光区；对光刻胶膜进行显影处理以去除光刻胶膜的非曝光区，且使光刻胶膜的曝光区形成光刻胶层；以所述光刻胶层为掩膜刻蚀牺牲膜直至暴露出介质层表面，形成所述牺牲层；刻蚀牺牲膜后，去除所述光刻胶层。10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述掩膜版的制作方法包括：获取第二槽修正区和...

【专利技术属性】
技术研发人员：杨青，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31