半导体封装件和形成半导体封装件的方法技术

半导体封装件和形成半导体封装件的方法。半导体封装件的封装基板包括设置在基体层的第一表面上的第一层的多个导线和设置在基体层的第二表面上的第二层的多个导线。开孔位于第一剩余部和第二剩余部之间以将第一剩余部和第二剩余部彼此分开。第一剩余部电连接到第二层的多个导线中的第一导线，并且第二剩余部电连接到第二层的多个导线中的第二导线。

Semiconductor Packages and Methods of Forming Semiconductor Packages

【技术实现步骤摘要】
半导体封装件和形成半导体封装件的方法
本公开总体涉及半导体封装件以及形成和测试所述半导体封装件的方法。
技术介绍
各半导体封装件被配置为包括在其上安装有至少一个半导体芯片的封装基板。封装基板包括电连接到半导体芯片的互连线。互连线的一部分可以涂覆有镀覆层。镀覆层可以改进互连线和连接器之间的可接合性和导电性。
技术实现思路
根据一个实施方式，一种半导体封装件包括：半导体芯片；以及封装基板，在所述封装基板上安装有所述半导体芯片。所述封装基板包括：基体层，所述基体层具有彼此相反的第一表面和第二表面；第一接合指状物，所述第一接合指状物被设置在所述基体层的所述第一表面上；镀覆引线，所述镀覆引线以与所述第一接合指状物间隔开的方式设置在所述基体层的所述第一表面上；第一导电通孔，所述第一导电通孔被设置为基本穿透所述基体层并且电连接到所述第一接合指状物；第二导电通孔，所述第二导电通孔被设置为基本穿透所述基体层并且电连接到所述镀覆引线；第一球焊座和第二球焊座，所述第一球焊座和所述第二球焊座被设置在所述基体层的所述第二表面上并且分别连接到所述第一导电通孔和所述第二导电通孔；第一剩余部，所述第一剩余部电连接到所述第一导电通孔；第二剩余部，所述第二剩余部电连接到所述第二导电通孔；以及开孔，所述开孔联接在所述第一剩余部和所述第二剩余部之间，以将所述第一剩余部与所述第二剩余部间隔开。所述第一球焊座可电连接到所述第一剩余部，所述第二球焊座可电连接到所述第二剩余部，并且其中，所述第一球焊座和所述第二球焊座二者联接到基本相同的操作电压。根据一个实施方式，一种半导体封装件包括：半导体芯片；以及封装基板，在所述封装基板上安装有所述半导体芯片。所述封装基板包括：基体层，所述基体层具有彼此相反的第一表面和第二表面；第一层的多个导线，所述第一层的多个导线被设置在所述基体层的所述第一表面上；第二层的多个导线，所述第二层的多个导线被设置在所述基体层的所述第二表面上，并且电连接到所述第一层的多个导线中的相应导线；镀覆引线，所述镀覆引线电连接到所述第一层的多个导线中的第一导线；第一剩余部，所述第一剩余部电联接到所述第二层的多个导线中的第二导线；第二剩余部，所述第二剩余部电联接到所述第二层的多个导线中的第三导线；以及开孔，所述开孔联接在所述第一剩余部与所述第二剩余部之间，以将所述第一剩余部与所述第二剩余部间隔开。所述第二导线和所述第三导线二者可以是导线并且可联接到基本相同的操作电压。根据一个实施方式，一种半导体封装件包括：半导体芯片；以及封装基板，在所述封装基板上安装有所述半导体芯片。所述封装基板包括：基体层，所述基体层具有彼此相反的第一表面和第二表面；第一组导线和第二组导线，所述第一组导线和所述第二组导线被设置在所述基体层的所述第一表面上；第三组导线，所述第三组导线被设置在所述基体层的所述第二表面上并且电连接到所述第一组导线中的相应导线；第四组导线，所述第四组导线被设置在所述基体层的所述第二表面上并且电连接到所述第二组导线中的相应导线；第一镀覆引线，所述第一镀覆引线连接到所述第一组导线中的第一导线；第二镀覆引线，所述第二镀覆引线连接到所述第二组导线中的第二导线；第一开孔，所述第一开孔联接在第一剩余部与第二剩余部之间，以将所述第一剩余部和所述第二剩余部间隔开，并且使所述第三组导线彼此电断开；以及第二开孔，所述第二开孔联接在第三剩余部与第四剩余部之间，以将所述第三剩余部和所述第四剩余部间隔开，并且使所述第四组导线彼此电断开。所述第一剩余部和所述第二剩余部二者是导线并且联接至第一操作电压。所述第三剩余部和所述第四剩余部二者是另一导线并且联接至与所述第一操作电压不同的第二操作电压。根据一个实施方式，一种形成半导体封装件的方法包括以下步骤：形成具有其第一表面和第二表面彼此相反的基体层的封装基板；在所述封装基板上安装半导体芯片；在所述基体层的所述第一表面上设置第一接合指状物；在所述基体层的所述第一表面上以与所述第一接合指状物间隔开的方式设置镀覆引线；设置基本穿透所述基体层以与所述第一接合指状物电连接的第一导电通孔；设置基本穿透所述基体层以与所述镀覆引线电连接的第二导电通孔；在所述基体层的所述第二表面上设置第一球焊座和第二球焊座，并使所述第一球焊座和所述第二球焊座分别与所述第一导电通孔和所述第二导电通孔连接；在所述基体层的所述第二表面上设置第一临时桥接线，以将所述第一导电通孔电连接到所述第二导电通孔；以及形成穿透所述第一临时桥接线上的电介质层并将所述第一临时桥接线切割开的开孔，以提供彼此间隔开的第一剩余部和第二剩余部。所述第一球焊座可电联接到所述第一剩余部，并且所述第二球焊座可电联接到所述第二剩余部。根据一个实施方式，一种形成半导体封装件的方法包括以下步骤：形成具有其第一表面和第二表面彼此相反的基体层的封装基板；在所述封装基板上安装半导体芯片；在所述基体层的所述第一表面上设置第一层的多个导线；在所述基体层的所述第二表面上设置第二层的多个导线，所述第二层的多个导线电连接到所述第一层的多个导线中的相应导线；将镀覆引线电连接到所述第一层的多个导线中的第一导线；利用临时桥接线将所述第二层的多个导线彼此电连接；以及形成穿透所述临时桥接线上的电介质层并将所述临时桥接线切割开的开孔，以提供彼此间隔开的第一剩余部和第二剩余部。所述第二层的多个导线中的第二导线可电联接到所述第一剩余部，并且所述第二层的多个导线中的第三导线可电联接到所述第二剩余部。根据一个实施方式，一种形成半导体封装件的方法包括以下步骤：形成具有其第一表面和第二表面彼此相反的基体层的封装基板；在所述封装基板上安装半导体芯片；在所述基体层的所述第一表面上设置第一组导线和第二组导线；在所述基体层的所述第二表面上设置第三组导线，并将所述第三组导线电连接到所述第一组导线中的相应导线；在所述基体层的所述第二表面上设置第四组导线，并将所述第四组导线电连接到所述第二组导线中的相应导线；将第一镀覆引线连接到所述第一组导线中的第一导线；将第二镀覆引线连接到所述第二组导线中的第二导线；设置第一组临时桥接线以将所述第三组导线彼此电连接；设置第二组临时桥接线以将所述第四组导线彼此电连接；形成穿透所述第一组临时桥接线上的电介质层并将所述第一组临时桥接线中的一条临时桥接线切割开的第一开孔，以提供彼此间隔开的第一剩余部和第二剩余部；以及形成穿透所述电介质层并将所述第一组临时桥接线中的另一条临时桥接线切割开的第二开孔，以提供彼此间隔开的第三剩余部和第四剩余部。附图说明图1是示出根据本公开的一个实施方式的半导体封装件的截面图。图2是示意性示出本公开的一个实施方式中的形成开孔之前的封装基板的截面图。图3是示意地示出图2中所示的封装基板的顶部电路布局的平面图。图4是示意性示出图2中所示的封装基板的底部电路布局的平面图。图5是示意性示出本公开的一个实施方式中的包括开孔的封装基板的截面图。图6、图7、图8和图9是示意性示出本公开的一些实施方式中的包括开孔的封装基板的平面图。图10是示出电压被施加到根据本公开的一个实施方式的半导体封装件的状态的截面图。图11是示出半导体封装件中发生电化学迁移(ECM)现象的示例的截面图。图12是示出根据本公开的一个实施方式本文档来自技高网...

【技术保护点】
1.一种半导体封装件，该半导体封装件包括：半导体芯片；以及封装基板，在所述封装基板上安装有所述半导体芯片，其中，所述封装基板包括：基体层，所述基体层具有彼此相反的第一表面和第二表面；第一接合指状物，所述第一接合指状物被设置在所述基体层的所述第一表面上；镀覆引线，所述镀覆引线以与所述第一接合指状物间隔开的方式设置在所述基体层的所述第一表面上；第一导电通孔，所述第一导电通孔被设置为基本穿透所述基体层并且电连接到所述第一接合指状物；第二导电通孔，所述第二导电通孔被设置为基本穿透所述基体层并且电连接到所述镀覆引线；第一球焊座和第二球焊座，所述第一球焊座和所述第二球焊座被设置在所述基体层的所述第二表面上并且分别连接到所述第一导电通孔和所述第二导电通孔；第一剩余部，所述第一剩余部电连接到所述第一导电通孔；第二剩余部，所述第二剩余部电连接到所述第二导电通孔；以及开孔，所述开孔联接在所述第一剩余部和所述第二剩余部之间，以将所述第一剩余部与所述第二剩余部间隔开，其中，所述第一球焊座电连接到所述第一剩余部，所述第二球焊座电连接到所述第二剩余部，并且其中，所述第一球焊座和所述第二球焊座二者联接到基本相同的操作电压。...

【技术特征摘要】
2018.02.01 KR 10-2018-0013120;2018.09.19 KR 10-2011.一种半导体封装件，该半导体封装件包括：半导体芯片；以及封装基板，在所述封装基板上安装有所述半导体芯片，其中，所述封装基板包括：基体层，所述基体层具有彼此相反的第一表面和第二表面；第一接合指状物，所述第一接合指状物被设置在所述基体层的所述第一表面上；镀覆引线，所述镀覆引线以与所述第一接合指状物间隔开的方式设置在所述基体层的所述第一表面上；第一导电通孔，所述第一导电通孔被设置为基本穿透所述基体层并且电连接到所述第一接合指状物；第二导电通孔，所述第二导电通孔被设置为基本穿透所述基体层并且电连接到所述镀覆引线；第一球焊座和第二球焊座，所述第一球焊座和所述第二球焊座被设置在所述基体层的所述第二表面上并且分别连接到所述第一导电通孔和所述第二导电通孔；第一剩余部，所述第一剩余部电连接到所述第一导电通孔；第二剩余部，所述第二剩余部电连接到所述第二导电通孔；以及开孔，所述开孔联接在所述第一剩余部和所述第二剩余部之间，以将所述第一剩余部与所述第二剩余部间隔开，其中，所述第一球焊座电连接到所述第一剩余部，所述第二球焊座电连接到所述第二剩余部，并且其中，所述第一球焊座和所述第二球焊座二者联接到基本相同的操作电压。2.根据权利要求1所述的半导体封装件，该半导体封装件还包括：第一镀覆层，所述第一镀覆层形成在所述第一接合指状物上；以及第二镀覆层，所述第二镀覆层形成在所述第一球焊座和所述第二球焊座上。3.根据权利要求1所述的半导体封装件，其中，所述第二导电通孔通过所述开孔与所述第一导电通孔电分离，并且所述镀覆引线通过所述开孔与所述第一接合指状物电分离。4.根据权利要求1所述的半导体封装件，该半导体封装件还包括第二接合指状物，所述第二接合指状物以与所述第一接合指状物间隔开并且电连接到所述镀覆引线的方式设置在所述基体层的所述第一表面上。5.根据权利要求4所述的半导体封装件，其中，所述第二球焊座、所述第二导电通孔和所述第二接合指状物构成被配置为向所述半导体芯片提供电源电压的电源线；并且其中，所述第一球焊座、所述第一导电通孔和所述第一接合指状物构成被配置为向所述半导体芯片传输数据信号、地址信号和命令信号中的至少一个的信号线。6.根据权利要求4所述的半导体封装件，其中，所述第二球焊座、所述第二导电通孔和所述第二接合指状物构成被配置为向所述半导体芯片传输数据输入/输出的信号线；并且其中，所述第一球焊座、所述第一导电通孔和所述第一接合指状物构成被配置为向所述半导体芯片提供输出级漏极电源电压的电源线。7.根据权利要求4所述的半导体封装件，其中，所述第一球焊座、所述第一导电通孔和所述第一接合指状物构成被配置为向所述半导体芯片提供接地电压的第一接地线；并且其中，所述第二球焊座、所述第二导电通孔和所述第二接合指状物构成被配置为向所述半导体芯片提供另一接地电压的第二接地线。8.根据权利要求4所述的半导体封装件，其中，所述第二球焊座、所述第二导电通孔和所述第二接合指状物构成被配置为向所述半导体芯片传输第一数据输入/输出的第一信号线；并且其中，所述第二球焊座、所述第二导电通孔和所述第二接合指状物构成被配置为向所述半导体芯片传输第二数据输入/输出的第二信号线。9.根据权利要求4所述的半导体封装件，该半导体封装件还包括：第一迹线图案，所述第一迹线图案被设置在所述基体层的所述第一表面上，以将所述第一接合指状物连接到所述第一导电通孔；以及第二迹线图案，所述第二迹线图案与所述第一迹线图案间隔开，并且将所述第二接合指状物连接到所述第二导电通孔。10.根据权利要求9所述的半导体封装件，该半导体封装件还包括：第三接合指状物和第四接合指状物，所述第三接合指状物和第四接合指状物以与所述第一接合指状物和所述第二接合指状物间隔开并且彼此间隔开的方式设置在所述基体层的所述第一表面上；第三导电通孔和第四导电通孔，所述第三导电通孔和所述第四导电通孔与所述第一导电通孔和所述第二导电通孔间隔开；第三迹线图案，所述第三迹线图案将所述第三接合指状物连接到所述第三导电通孔；以及第四迹线图案，所述第四迹线图案将所述第四接合指状物连接到所述第四导电通孔。11.根据权利要求10所述的半导体封装件，该半导体封装件还包括第三剩余部，所述第三剩余部联接在所述第三导电通孔与所述开孔之间，其中，所述开孔将所述第一剩余部和所述第二剩余部与所述第三剩余部间隔开。12.一种半导体封装件，该半导体封装件包括：半导体芯片；以及封装基板，在所述封装基板上安装有所述半导体芯片，其中，所述封装基板包括：基体层，所述基体层具有彼此相反的第一表面和第二表面；第一层的多个导线，所述第一层的多个导线被设置在所述基体层的所述第一表面上；第二层的多个导线，所述第二层的多个导线被设置在所述基体层的所述第二表面上，并且电连接到所述第一层的多个导线中的相应导线；镀覆引线，所述镀覆引线电连接到所述第一层的多个导线中的第一导线；第一剩余部，所述第一剩余部电联接到所述第二层的多个导线中的第二导线；第二剩余部，所述第二剩余部电联接到所述第二层的多个导线中的第三导线；以及开孔，所述开孔联接在所述第一剩余部与所述第二剩余部之间，以将所述第一剩余部与所述第二剩余部间隔开，其中，所述第二导线和所述第三导线二者是导线并且联接到基本相同的操作电压。13.根据权利要求12所述的半导体封装件，其中，所述第二导线被配置为用作向所述半导体芯片传输数据信号、地址信号和命令信号中的至少一个的信号线；并且其中，所述第三导线被配置为用作向所述半导体芯片提供电源电压的电源线。14.根据权利要求12所述的半导体封装件，其中，所述第二导线被配置为用作第一接地线并且被配置为向所述半导体芯片提供第一接地电压；并且其中，所述第三导线被配置为用作第二接地线并且被配置为向所述半导体芯片提供第二接地电压。15.根据权利要求12所述的半导体封装件，其中，所述第二导线被配置为向所述半导体芯片传输数据输入/输出；并且其中，所述第三导线被配置为向所述半导体芯片提供...

【专利技术属性】
技术研发人员：柳在雄，郑昭贤，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR