集成电路封装中的信号路由制造技术

在一些实施方式中，一种用于耦合到集成电路的衬底包括多个层。所述多个层的每个层在衬底的特定区域中具有与电源和接地相对应的区域的重复图案。所述多个层包括(i)顶层，顶层在特定区域中具有用于耦合到集成电路的电源触点和接地触点，以及(ii)底层，底层在特定区域中具有用于耦合到另一个装置的电源触点和接地触点。所述多个层中的至少一个层具有信号迹线的重复图案，信号迹线沿着至少一个层中与接地相对应的区域延伸并位于所述区域之间。

Signal Routing in IC Packaging

【技术实现步骤摘要】
【国外来华专利技术】集成电路封装中的信号路由
技术介绍
在一些装置中，一个或多个集成电路附接到衬底，例如电路板、电路卡、芯片载体等。封装电子产品可以涉及使用衬底电连接多个半导体晶片。
技术实现思路
在一些实施方式中，用于耦合到集成电路的衬底包括多个层，每个层包括与电源和接地相对应的区域的重复图案。这些区域可以布置在跨越衬底的特定区域上的交替条带中。层中的一个或多个包括信号迹线，信号迹线提供附接到衬底的不同半导体晶片之间的连接。信号迹线可以布置在重复图案之间，以提供高信号质量，即使在用于电源和接地的高密度连接之间。例如，用于接地参考信号例如DDRDRAM信号的信号迹线可以放置在与接地相对应的条带中，其中沿着信号迹线放置连接到接地的导体。下面讨论的这些和其他技术可以在使用少量的层例如4层或更少的同时允许衬底在区域中提供信号路由和高密度电源以及接地连接。一般而言，可以使用多层封装衬底来互连不同半导体晶片上的集成电路(IC)。在一些实施方式中，可使用球栅格阵列(BGA)将半导体晶片附接到多层封装衬底。多层封装衬底的外层上的金属凸块或球的栅格可以布置在接地连接和电源连接的交替区域中。衬底内层的电连接包括通孔也可以布置在接地连接和电源连接的交替区域中。交替的接地和电源区域可以对齐。例如，每个层的接地区域可以直接放置在彼此之上。类似地，电源传导区域也可以直接放置在彼此之上。接地和电源连接的这种布置在衬底的至少一个区域中提供堆叠配置，其中接地连接的区域跨层堆叠，且电源连接的区域跨层堆叠。在一些实施方式中，可通过在电源和接地区域的重复图案之间的规则位置处散布信号迹线来将数据信号迹线路由到半导体晶片的特定区域下方。例如，包括通孔或触点的栅格的层可以具有某些去填充的区域，在去填充的区域中具有信号迹线。可以沿着层的去填充区域图案化一个或多个数据信号迹线，以将一个半导体晶片的触点连接到第二半导体晶片的触点。为了保持对数据信号的一致参考，放置信号迹线的层的去填充区域可以被完全包含在接地区域内。结果，用于接地参考信号的信号迹线可以仅通过接地连接在层内的两侧分界。通过包括多层封装衬底的多个层的信号迹线，可以增加数据信号路由的密度和复杂性。为了保持信号完整性，数据信号迹线可以不被包括在多层封装衬底的相邻层上。相反，可以在包括数据信号路由的层之间放置一个或多个中间层。例如，衬底可以在特定区域中包括信号迹线的层与特定区域中不包括信号迹线的层之间交替。没有数据信号迹线的中间层可以使其电源和接地区域与相邻层对齐，以保持高信号质量。对于很多移动装置诸如移动电话而言，装置的整体厚度受到限制。为了提供具有适当厚度的半导体封装，衬底可以被约束于有限数量的层，例如，6层、4层等。虽然更多数量的层可以在路由中提供更大的灵活性，但是它可能提供不可接受的封装厚度。即使在层数的限制下，也可以使用电源和接地区域的重复图案以及下面讨论的连接来跨越高密度电源和接地通孔所在的区域路由用于数据传送的信号迹线。在一个总体方案中，一种用于耦合到集成电路的衬底，衬底包括：多个层，多个层在衬底的特定区域中每个具有与电源和接地相对应的区域的重复图案，多个层包括(i)顶层，顶层在特定区域中具有用于耦合到集成电路的电源触点和接地触点，以及(ii)底层，底层在特定区域中具有用于耦合到另一个装置的电源触点和接地触点。多个层中的至少一个层具有信号迹线的重复图案，信号迹线沿着至少一个层中与接地相对应的区域延伸并位于区域之间。实施方式可包括以下特征中的一个或多个。例如，衬底是倒装芯片球栅格阵列(FCBGA)衬底，并且底层上的电源触点和接地触点是球栅格阵列(BGA)焊球。在一些实施方式中，布置与电源和接地相对应的区域的重复图案，所述多个层的每个层中的用于电源的区域直接位于彼此之上。在一些实施方式中，顶层被包括在重复图案中布置的信号迹线，信号迹线沿着用于耦合到集成电路的接地触点延伸并位于接地触点之间。在一些实施方式中，在信号迹线的多个组中布置信号迹线，每个组包括多个信号迹线。每个信号迹线组的范围从特定区域的一侧到特定区域的相反侧，并且沿着跨越特定区域的信号迹线的整个范围，与顶层的电源触点相比，每个信号迹线组更靠近顶层的接地触点。在一些实施方式中，多个层被包括直接位于顶层下方的中间层。中间层包括耦合到顶层的接地触点的金属接地区域。金属接地区域直接位于信号迹线下方并沿着信号迹线延伸。在一些实施方式中，多个层被包括在顶层与底层之间的中间层。中间层包括交替金属区域，交替金属区域相应地耦合到顶层的接地触点和顶层的电源触点的组。在一些实施方式中，与电源和接地相对应的区域的重复图案是交替电源条带和接地条带，并且信号迹线位于接地条带中。电源条带在多个层的每个层中对齐，且接地条带在多个层的每个层中对齐。在一些实施方式中，顶层包括触点栅格，触点栅格包括电源触点和接地触点的行的重复图案。栅格包括多个去填充的行，去填充的行不包括触点，且信号迹线沿着去填充的行延伸。在一些实施方式中，信号迹线每个放置在底层的接地触点上方并且被对齐沿着底层的接地触点延伸。在一些实施方式中，多个层中的两个或更多个层包括跨越特定区域的信号迹线。在一些实施方式中，两个或更多个层的信号迹线被布置为使得所述层中的一个的信号迹线被布置在另一个层的信号迹线上方，并且多个层包括中间层，中间层具有位于两个或更多个层的信号迹线之间的接地区域。在一些实施方式中，衬底包括不超过四个层。在一些实施方式中，多个层包括第一层、直接位于第一层下方的第二层、直接位于第二层下方的第三层、以及直接位于第三层下方的第四层。顶层是第一层，底层是第四层。第一层和第三层每个包括跨越特定区域延伸的信号迹线。第二层和第四层不包括跨越特定区域延伸的信号迹线。在一些实施方式中，与特定区域中的电源和接地相对应的区域的重复图案基本上跨越特定区域线性地延伸，且信号迹线基本上跨越特定区域线性地延伸。在一些实施方式中，集成电路是半导体晶片，并且衬底被配置为在衬底的特定区域上容纳半导体晶片。衬底在特定区域中不包括任何输入触点或输出触点。在一些实施方式中，衬底的特定区域位于衬底被配置为与集成电路配合的集成电路区域内。衬底在顶层上具有(i)被配置为与一个或多个存储器装置配合的第一存储器区域，第一存储器区域位于特定区域的第一侧，以及(ii)被配置为与一个或多个存储器装置配合的第二存储器区域，第二存储器区域位于特定区域的第二侧。集成电路包括(i)用于与第一存储器区域的一个或多个存储器装置耦合的第一触点，以及(ii)用于与第二存储器区域的一个或多个存储器装置耦合的第二触点，第一触点和第二触点位于特定区域的第一侧。信号迹线提供跨越特定区域的路径，用于在位于特定区域的第一侧的第二触点与位于特定区域的第二侧的第二存储器区域处的一个或多个存储器装置之间传输电信号。在一些实施方式中，集成电路区域的第二侧与集成电路区域的第一侧相反。在一些实施方式中，衬底包括一个或多个印刷电路板层。在一些实施方式中，衬底包括一个或多个再分布层。在另一个总体方案中，一种系统包括：集成电路；第一存储器装置；第二存储器装置；以及包括多个层的衬底。集成电路、第一存储器装置和第二存储器装置附接到衬底的顶表面。衬底具有位于集成电路下方的特定区域，且多个层在特定区域中具有与电本文档来自技高网...

【技术保护点】
1.一种用于耦合到集成电路的衬底，所述衬底包括：多个层，所述多个层中的每个层在所述衬底的特定区域中具有与电源和接地相对应的区域的重复图案，所述多个层包括(i)顶层，所述顶层在所述特定区域中具有用于耦合到集成电路的电源触点和接地触点，以及(ii)底层，所述底层在所述特定区域中具有用于耦合到另一个装置的电源触点和接地触点；以及其中，所述多个层中的至少一个层具有信号迹线的重复图案，所述信号迹线沿着与所述至少一个层中的接地相对应的区域延伸并位于与所述至少一个层中的接地相对应的区域之间。

【技术特征摘要】
【国外来华专利技术】2017.10.06 US 62/569,0631.一种用于耦合到集成电路的衬底，所述衬底包括：多个层，所述多个层中的每个层在所述衬底的特定区域中具有与电源和接地相对应的区域的重复图案，所述多个层包括(i)顶层，所述顶层在所述特定区域中具有用于耦合到集成电路的电源触点和接地触点，以及(ii)底层，所述底层在所述特定区域中具有用于耦合到另一个装置的电源触点和接地触点；以及其中，所述多个层中的至少一个层具有信号迹线的重复图案，所述信号迹线沿着与所述至少一个层中的接地相对应的区域延伸并位于与所述至少一个层中的接地相对应的区域之间。2.根据权利要求1所述的衬底，其中，所述衬底是倒装芯片球栅格阵列(FCBGA)衬底，并且其中，所述底层上的所述电源触点和接地触点是球栅格阵列(BGA)焊球。3.根据前述权利要求中任一项所述的衬底，其中，与电源和接地相对应的区域的所述重复图案在直接位于彼此之上的所述多个层的每个层中被布置有用于电源的区域。4.根据前述权利要求中任一项所述的衬底，其中，所述顶层包括在重复图案中布置的信号迹线，所述信号迹线沿着所述接地触点延伸并位于所述接地触点之间，用于耦合到所述集成电路。5.根据权利要求4所述的衬底，其中，所述信号迹线被布置成多个信号迹线组，每个信号迹线组包括多个信号迹线，其中，每个信号迹线组具有从所述特定区域的一侧到所述特定区域的相反侧的范围，并且其中，沿着跨越所述特定区域的信号迹线的整个范围，与所述顶层的电源触点相比，每个信号迹线组更靠近所述顶层的接地触点。6.根据权利要求4或5所述的衬底，其中，所述多个层包括直接位于所述顶层下方的中间层，其中，所述中间层包括耦合到所述顶层的接地触点的金属接地区域，其中，所述金属接地区域直接位于所述信号迹线下方并沿着所述信号迹线延伸。7.根据前述权利要求中任一项所述的衬底，其中，所述多个层包括在所述顶层与所述底层之间的中间层，其中，所述中间层包括交替金属区域，所述交替金属区域相应地耦合到所述顶层的所述接地触点和所述顶层的所述电源触点的组。8.根据前述权利要求中任一项所述的衬底，其中，与电源和接地相对应的区域的所述重复图案是交替电源条带和接地条带，其中，所述信号迹线位于所述接地条带中；其中，所述电源条带在所述多个层的每个层中对齐，且所述接地条带在所述多个层的每个层中对齐。9.根据前述权利要求中任一项所述的衬底，其中，所述顶层包括触点的栅格，所述触点的栅格包括所述电源触点和接地触点的行的重复图案，其中，所述栅格包括多个去填充的行，所述去填充的行不包括触点，其中，所述信号迹线沿着所述去填充的行延伸。10.根据前述权利要求中任一项所述的衬底，其中，所述信号迹线每个被放置在所述底层的接地触点上方并且被对齐以沿着所述底层的接地触点延伸。11.根据前述权利要求中任一项所述的衬底，其中，所述多个层中的两个或更多个层包括跨越所述特定区域的信号迹线。12.根据权利要求11所述的衬底，其中，所述两个或更多个层的信号迹线被布置为使得所述层中的一个层的信号迹线被布置在所述层中的另一个层的信号迹线上方，并且其中，所述多个层包括中间层，所述中间层具有位于所述两个或更多个层的信号迹线之间的接地区域。13.根据前述权利要求中任一项所述的衬底，其中，所述衬底包括不超过四个层。14.根据前述权利要求中任一项所述的衬底，其中，所述多个层包括第一层、直接位于所述第一层下方的第二层、直接位于所述第二层下方的第三层、以及直接位于所述第三层下方的第四层，其中，所述顶层是第一层，所述底层是第四层；其中，所述第一层和所述第三层中的每个包括跨越所述特定区域延伸的信号迹线；以及其中，所述第二层和所述第四层不包括跨越所述特定区域延伸的信号迹线。15.根据前述权利要求中任一项所述的衬底，其中，与所述特定区域中的电源和接地相对应的区域的所述重复图案跨越所述特定区域基本上线性地延伸，其中，所...

【专利技术属性】
技术研发人员：金镇永，吴忠华，
申请(专利权)人：谷歌有限责任公司，
类型：发明
国别省市：美国,US