具有增强的机械稳定性半导体基座的三维存储器器件及其制造方法技术

本发明专利技术公开了在形成绝缘层和牺牲材料层的交替堆叠之后，可以穿过所述交替堆叠来形成存储器开口，所述存储器开口随后被填充有柱状半导体基座部分和存储器堆叠结构。通过在移除所述牺牲材料层以形成背侧凹陷部之后选择性地沉积半导体材料，可以通过生长横向突出半导体部分来避免所述柱状半导体基座部分在机械应力下的破损。所述横向突出半导体部分的至少外部部分可以被氧化以形成管状半导体氧化物间隔物。可以在所述背侧凹陷部中形成导电层以便为三维存储器器件提供字线。

Three Dimensional Memory Devices with Enhanced Mechanical Stability Semiconductor Base and Its Manufacturing Method

【技术实现步骤摘要】
【国外来华专利技术】具有增强的机械稳定性半导体基座的三维存储器器件及其制造方法
本公开整体涉及半导体器件领域，并且具体地讲，涉及采用机械增强的半导体基座的三维存储器器件及其制造方法。
技术介绍
每个单元具有一个位的三维竖直NAND串在T.Endoh等人的标题为“NovelUltraHighDensityMemoryWithAStacked-SurroundingGateTransistor(S-SGT)StructuredCell”，IEDMProc.(2001)33-36的文章中公开。
技术实现思路
根据本公开的一个方面，提供了三维存储器器件，其包括：绝缘层和导电层的交替堆叠，该绝缘层和导电层的交替堆叠定位在衬底上方；存储器开口，该存储器开口延伸穿过交替堆叠，其中存储器开口的侧壁包括绝缘层的侧壁；存储器堆叠结构，该存储器堆叠结构位于存储器开口内并且包括与存储器开口的侧壁接触的存储器膜以及与存储器膜的内侧壁接触的竖直半导体沟道；以及半导体基座，该半导体基座位于存储器堆叠结构下方并位于导电层中的最低水平，其中半导体基座包括具有外侧壁的横向突出半导体部分，外侧壁从延伸穿过存储器堆叠结构的几何中心的竖直轴线向外定位，其程度超过存储器堆叠结构的最外侧壁从竖直轴线向外定位。根据本公开的另一方面，提供了形成三维存储器器件的方法。绝缘层和牺牲材料层的交替堆叠在衬底上方形成。形成延伸穿过交替堆叠的存储器开口。在存储器开口的底部部分处形成柱状半导体基座部分。在柱状半导体基座部分上以及存储器开口内形成包括存储器膜和竖直半导体沟道的存储器堆叠结构。移除牺牲材料层以形成背侧凹陷部。选择性地使横向突出半导体部分在邻近柱状半导体基座部分的背侧凹陷部中的至少一个的体积内直接生长在柱状半导体基座部分的外侧壁上。通过将横向突出半导体部分的至少表面部分转换成半导体氧化物部分来形成管状半导体氧化物间隔物。附图说明图1是根据本公开的实施方案的在形成至少一个外围器件、半导体材料层以及栅极介电层之后的示例性结构的示意性竖直剖面图。图2是根据本公开的实施方案的在形成绝缘层和牺牲材料层的交替堆叠之后的示例性结构的示意性竖直剖面图。图3是根据本公开的实施方案的在形成阶梯式平台和后向阶梯式介电材料部分和介电隔离结构之后的示例性结构的示意性竖直剖面图。图4A是根据本公开的实施方案的在形成存储器开口和支撑开口之后的示例性结构的示意性竖直剖面图。图4B是图4A的示例性结构的俯视图。竖直平面A-A'是图4A的剖面的平面。图5A至图5H是根据本公开的实施方案的直到沉积第二半导体沟道层的处理步骤的示例性结构内的存储器开口的顺序示意性竖直剖面图。图6是根据本公开的实施方案的在形成存储器堆叠结构和支撑柱结构之后的示例性结构的示意性竖直剖视图。图7A是根据本公开的实施方案的在形成背侧沟槽之后的示例性结构的示意性竖直剖面图。图7B为图7A的示例性结构的局部透视俯视图。竖直平面A–A’为图7A的示意性竖直剖面图的平面。图8是根据本公开的实施方案的在形成背侧凹陷部之后的示例性结构的示意性竖直剖面图。图9A至图9F是根据本公开的实施方案的在形成管状半导体氧化物间隔物和导电层期间的示例性结构的区的顺序竖直剖面图。图9G是根据本公开的实施方案的在形成管状半导体氧化物间隔物和导电层之后的示例性结构的第一替代配置的区的竖直剖面图。图9H是根据本公开的实施方案的在形成管状半导体氧化物间隔物和导电层之后的示例性结构的第二替代配置的区的竖直剖面图。图10是图9F的处理步骤处的示例性结构的示意性竖直剖面图。图11是根据本公开的实施方案的在从在背侧沟槽内移除沉积的导电材料之后的示例性结构的示意性竖直剖面图。图12A是根据本公开的实施方案的在形成绝缘间隔物和背侧接触结构之后的示例性结构的示意性竖直剖面图。图12B是图12A的示例性结构的区的放大视图。图13A是根据本公开的实施方案的在形成附加接触通孔结构之后的示例性结构的示意性竖直剖面图。图13B是图13A的示例性结构的俯视图。竖直平面A–A’为图13A的示意性竖直剖面图的平面。具体实施方式如上讨论，本公开涉及包括多层级存储器阵列的竖直堆叠的三维存储器器件及其制造方法，在下面描述了其各个方面。本公开的实施方案可用于形成各种结构，包括多层级存储器结构，其非限制性示例包括半导体器件，诸如包括多个NAND存储器串的三维单体存储器阵列器件。附图未按比例绘制。在其中示出元件的单个实例的情况下可以重复元件的多个实例，除非明确地描述或以其他方式清楚地指出不存在元件的重复。序号诸如“第一”、“第二”和“第三”仅仅被用于标识类似的元件，并且在本公开的整个说明书和权利要求书中可采用不同序号。相同的附图标号表示相同的元件或相似的元件。除非另有说明，具有相同附图标号的元件被假定具有相同的组成。如本文所用，定位在第二元件“上”的第一元件可以定位在第二元件的表面的外侧上或者第二元件的内侧上。如本文所用，如果在第一元件的表面和第二元件的表面之间存在物理接触，则第一元件“直接”定位在第二元件上。如本文所用，“层”是指包括具有厚度的区的材料部分。层可在下层或覆盖结构的整体上方延伸，或者可具有小于下层的或覆盖结构的范围的范围。另外，层可以是均匀或不均匀的连续结构的厚度小于连续结构的厚度的区。例如，层可以定位在连续结构的顶表面和底表面之间或在连续结构的顶表面和底表面处的任何一对水平平面之间。层可水平地、竖直地和/或沿着渐缩表面延伸。衬底可以是层，可以在其中包括一个或多个层，或者可以在其上、在其上方和/或在其下方具有一个或多个层。单体三维存储器阵列是在单个衬底(诸如半导体晶圆)上方形成多个存储器层级而没有居间衬底的存储器阵列。术语“单体”是指阵列的每一层级的层直接沉积在阵列的每个下层层级的层上。相反，二维阵列可以单独形成，并且然后封装在一起以形成非单体存储器器件。例如，如标题为“Three-dimensionalStructureMemory”的美国专利5,915,167中所述，通过在单独的衬底上形成存储器层级和竖直地堆叠存储器层级来构造非单体堆叠存储器。可在结合前将衬底减薄或从存储器层级移除，但由于存储器层级最初是在单独的衬底上方形成的，所以这种存储器不是真正的单体三维存储器阵列。本公开的各种三维存储器器件包括单体三维NAND串存储器器件，并且可以采用本文所述的各种实施方案来制造。可以采用本公开的各种实施方案来提供三维存储器结构，该三维存储器结构包括覆盖半导体基座的NAND串，该NAND串被配置成提供增强的机械强度并避免开裂和破损，并且从而避免在半导体基座中产生电气不连续性(即部分或完全开路)。参见图1，示出了根据本公开的实施方案的示例性结构，其可以用于例如制造含有竖直NAND存储器器件的器件结构。示例性结构包括衬底，衬底可以是半导体衬底(9，10)。衬底可以包括衬底半导体层9。衬底半导体层9可以是半导体晶圆或半导体材料层，并且可以包括至少一种元素半导体材料(例如，单晶硅晶圆或层)、至少一种III-V族化合物半导体材料、至少一种II-VI族化合物半导体材料、至少一种有机半导体材料，或本领域已知的其他半导体材料。衬底可以具有主表面7，该主表面可以是例如衬底半导体层9的最顶表面。主表面7可以是半导体本文档来自技高网...

【技术保护点】
1.一种三维存储器器件，所述三维存储器器件包括：绝缘层和导电层的交替堆叠，所述绝缘层和导电层的交替堆叠定位在衬底上方；存储器开口，所述存储器开口延伸穿过所述交替堆叠，其中所述存储器开口的侧壁包括所述绝缘层的侧壁；存储器堆叠结构，所述存储器堆叠结构位于所述存储器开口内并且包括与所述存储器开口的所述侧壁接触的存储器膜以及与所述存储器膜的内侧壁接触的竖直半导体沟道；和半导体基座，所述半导体基座位于所述存储器堆叠结构下方并位于所述导电层中的最低水平，其中所述半导体基座包括具有外侧壁的横向突出半导体部分，所述外侧壁从延伸穿过所述存储器堆叠结构的几何中心的竖直轴线向外定位，其程度超过所述存储器堆叠结构的最外侧壁从所述竖直轴线向外定位。

【技术特征摘要】
【国外来华专利技术】2017.01.09 US 15/401,4261.一种三维存储器器件，所述三维存储器器件包括：绝缘层和导电层的交替堆叠，所述绝缘层和导电层的交替堆叠定位在衬底上方；存储器开口，所述存储器开口延伸穿过所述交替堆叠，其中所述存储器开口的侧壁包括所述绝缘层的侧壁；存储器堆叠结构，所述存储器堆叠结构位于所述存储器开口内并且包括与所述存储器开口的所述侧壁接触的存储器膜以及与所述存储器膜的内侧壁接触的竖直半导体沟道；和半导体基座，所述半导体基座位于所述存储器堆叠结构下方并位于所述导电层中的最低水平，其中所述半导体基座包括具有外侧壁的横向突出半导体部分，所述外侧壁从延伸穿过所述存储器堆叠结构的几何中心的竖直轴线向外定位，其程度超过所述存储器堆叠结构的最外侧壁从所述竖直轴线向外定位。2.根据权利要求1所述的三维存储器器件，其中：所述衬底包括单晶半导体材料层；并且所述半导体基座包括与所述单晶半导体材料层外延对准的外延半导体材料部分。3.根据权利要求1所述的三维存储器器件，其中所述半导体基座包括柱状半导体基座部分，所述柱状半导体基座部分竖直延伸穿过所述导电层中的所述最低水平的整个厚度并接触所述存储器堆叠结构，其中：所述横向突出半导体部分围绕所述柱状半导体基座部分并具有环形形状；并且所述横向突出半导体部分与所述柱状半导体基座部分之间的竖直界面与所述存储器堆叠结构的所述最外侧壁竖直重合。4.根据权利要求3所述的三维存储器器件，其中所述横向突出半导体部分在整个或弯曲的外侧壁上具有均匀的横向厚度。5.根据权利要求3所述的三维存储器器件，其中所述横向突出半导体部分具有与所述柱状半导体基座部分不同的材料成分。6.根据权利要求3所述的三维存储器器件，其中所述横向突出半导体部分与所述柱状半导体基座之间的所述竖直界面的整体与所述存储器开口的所述侧壁竖直重合。7.根据权利要求1所述的三维存储器器件，还包括横向围绕所述半导体基座的管状半导体氧化物间隔物，其中位于所述导电层中的所述最低水平的所述导电层中的一个导电层横向围绕所述管状半导体氧化物间隔物。8.根据权利要求7所述的三维存储器器件，其中所述管状半导体氧化物间隔物包括所述半导体基座的与所述管状半导体氧化物间隔物接触的部分内的半导体材料的氧化物。9.根据权利要求1所述的三维存储器器件，其中所述竖直半导体沟道的底部部分突出到所述半导体基座的上中心部分中。10.根据权利要求1所述的三维存储器器件，其中：所述半导体基座的邻接于所述横向突出半导体部分的所述外侧壁的第一环形水平表面与所述绝缘层中的一个绝缘层的水平底表面物理接触；并且所述半导体基座的邻接于所述横向突出半导体部分的所述外侧壁的第二环形水平表面与在所述导电层中的最底层下方的介电材料层的水平顶表面物理接触。11.根据权利要求10所述的三维存储器器件，其中：所述半导体基座的最顶表面位于包括所述半导体基座的所述第一环形水平表面的水平平面上方，并且位于由所述存储器开口的所述侧壁的周边限定的区域内；并且所述半导体基座的最底表面位于包括所述半导体基座的所述第二环形水平表面的水平平面下方，并且位于由所述存储器开口的所述侧壁的所述周边限定的所述区域内。12.根据权利要求1所述的三维存储器器件，其中：所述交替堆叠包括平台区，其中在所述交替堆叠内除最顶部导电层之外的每个导电层比在所述交替堆叠内的任何覆盖导电层横向延伸得更远；所述平台区包括所述交替堆叠的阶梯式表面，所述阶梯式表面从所述交替堆叠内的最底层持续延伸至所述交替堆叠内的最顶层；并且支撑柱结构延伸穿过所述阶梯式表面并穿过覆盖所述阶梯式表面的后向阶梯式介电材料部分。13.根据权利要求1所述的三维存储器器件，还包括背侧阻挡介电层，所述背侧阻挡介电层设置在每相邻对的导电层和绝缘层之间，并且从所述交替堆叠内的最底层延伸到所述交替堆叠内的最顶层，其中所述半导体基座通过管状半导体氧化物间隔物与所述背侧阻挡介电层横向间隔开。14.根据权利要求1所述的三维存储器器件，其中：所述三维存储器器件包括单体三维NAND存储器器件；所述导电层包括或者电连接到所述单体三维NAND存储器器件的相应字线；所述衬底包括硅衬底；所述单体三维NAND存储器器件包括在所述硅衬底上方的单体三维NAND串阵列；所述单体三维NAND串阵列的第一器件层级中的至少一个存储器单元定位在所述单体三维NAND串阵列的第二器件层级中的另一个存储器单元上方；所述硅衬底含有集成电路，所述集成电路包括用于定位在其上的所述存储器器件的驱动器电路；所述导电层包括多个控制栅极电极，所述多个控制栅极电极具有基本上平行于所述衬底的顶表面延伸的条带形状，所述多个控制栅极电极至少包括定位在所述第一器件层级中的第一控制栅极电极和定位在所述第二器件层级中的第二控制栅极电极；并且所述单体三维NAND串阵列包括：多个竖直半导体沟道，所述多个竖直半导体沟道具有与所述竖直半导体沟道相同的结构，其中所述多个竖直半导体沟道中的每一个的至少一个端部...

【专利技术属性】
技术研发人员：戈纯，张艳丽，J·阿尔斯梅尔，于法波，俞继新，
申请(专利权)人：闪迪技术有限公司，
类型：发明
国别省市：美国,US