在存储叠层结构之间具有非均匀间距的三维存储器器件及其制造方法技术

本发明专利技术提供了在衬底上方形成的绝缘层和牺牲材料层的交替堆叠体。包括存储器膜和竖直半导体沟道的存储器堆叠结构穿过阵列构型中的所述交替堆叠体形成。穿过所述交替堆叠体形成沿长度方向延伸的背侧沟槽。通过去除所述牺牲材料层形成背侧凹陷部。通过以非均匀间距布置所述存储器堆叠结构，能够以无空隙或以最小空隙执行用导电层填充所述背侧凹陷部。所述非均匀间距可以沿着垂直于所述长度方向的所述方向，使得所述存储器堆叠结构之间的所述最近相邻距离在所述背侧沟槽之间最小。另选地或除此之外，所述间距可以沿着所述长度方向调节，以提供垂直于所述长度方向延伸的更宽的间隔区域。

Three-dimensional memory devices with non-uniform spacing between storage stacks and their fabrication methods

The invention provides an alternating stack of an insulating layer and a sacrificial material layer formed above a substrate. A memory stack structure comprising a memory film and a vertical semiconductor channel is formed through the alternating stack in the array configuration. A back groove extending along the length direction is formed through the alternating stack. A dorsal depression is formed by removing the sacrificial material layer. By arranging the memory stacking structure with non-uniform spacing, the back depression can be filled with a conductive layer without or with the smallest gap. The non-uniform spacing can follow the direction perpendicular to the length direction, so that the nearest adjacent distance between the memory stacking structures is minimized between the back grooves. Alternatively or in addition, the spacing can be adjusted along the length direction to provide a wider spacing area extending perpendicular to the length direction.

【技术实现步骤摘要】
【国外来华专利技术】在存储叠层结构之间具有非均匀间距的三维存储器器件及其制造方法相关申请本申请要求提交于2016年10月28日的美国非临时专利申请序列号15/337,235的优先权的权益，该申请的全部内容以引用的方式并入本文。
本公开整体上涉及半导体器件领域，并且具体地涉及在存储器堆叠结构之间具有非均匀间距的三维存储器器件及其制造方法。
技术介绍
每个单元具有一个位的三维竖直NAND串在T.Endoh等人的标题为“NovelUltraHighDensityMemoryWithAStacked-SurroundingGateTransistor(S-SGT)StructuredCell”，IEDMProc.(2001)33-36的文章中公开。三维竖直NAND串可以通过形成绝缘层和牺牲材料层的交替堆叠体，并且通过用导电层替换牺牲材料层形成。由于非均匀性而在导电层形成期间形成空隙会导致三维NAND串的电气故障和/或结构不稳定。
技术实现思路
根据本公开的一个方面，提供了三维存储器器件，其包括：位于衬底上方的绝缘层和导电层的交替堆叠体；以及延伸穿过交替堆叠体的存储器堆叠结构。每个存储器堆叠结构包括存储器膜和竖直半导本文档来自技高网...

【技术保护点】
1.一种三维存储器器件，包括：绝缘层和导电层的交替堆叠体，所述绝缘层和导电层的交替堆叠体位于衬底之上；和存储器堆叠结构，所述存储器堆叠结构延伸穿过所述交替堆叠体，其中：每个所述存储器堆叠结构包括存储器膜和竖直半导体沟道；所述存储器堆叠结构被布置成至少一个二维阵列；并且所述至少一个二维阵列中的每一个内的所述存储器堆叠结构沿着非均匀间距水平方向具有非均匀间距。

【技术特征摘要】
【国外来华专利技术】2016.10.28 US 15/337,2351.一种三维存储器器件，包括：绝缘层和导电层的交替堆叠体，所述绝缘层和导电层的交替堆叠体位于衬底之上；和存储器堆叠结构，所述存储器堆叠结构延伸穿过所述交替堆叠体，其中：每个所述存储器堆叠结构包括存储器膜和竖直半导体沟道；所述存储器堆叠结构被布置成至少一个二维阵列；并且所述至少一个二维阵列中的每一个内的所述存储器堆叠结构沿着非均匀间距水平方向具有非均匀间距。2.根据权利要求1所述的三维存储器器件，其中所述至少一个二维阵列中的每一个内的所述存储器堆叠结构沿着垂直于所述非均匀间距水平方向的均匀间距水平方向也具有均匀间距。3.根据权利要求1所述的三维存储器器件，还包括沿着平行于从所述均匀间距水平方向和所述非均匀间距水平方向选择的方向的长度方向水平延伸的一对背侧沟槽，其中：所述存储器堆叠结构的所述至少一个二维阵列位于所述一对背侧沟槽之间；并且每个背侧沟槽包括相应的绝缘间隔物和背侧接触通孔结构，所述背侧接触通孔结构接触所述衬底内的区域。4.根据权利要求3所述的三维存储器器件，其中：所述均匀间距水平方向平行于所述一对背侧沟槽的所述长度方向；并且所述非均匀间距水平方向垂直于所述一对背侧沟槽的所述长度方向。5.根据权利要求4所述的三维存储器器件，其中：所述至少一个二维阵列是单个二维阵列，所述单个二维阵列包括具有所述均匀间距的一维周期性阵列的行；并且所述一维周期性阵列的行沿着所述非均匀间距水平方向具有非均匀行间距。6.根据权利要求5所述的三维存储器器件，其中对于最接近与所述一对背侧沟槽等距的垂直平面的一对行，所述非均匀行间距最小。7.根据权利要求6所述的三维存储器器件，其中所述非均匀行间距随着从所述垂直平面朝向所述一对背侧沟槽的任一者的横向距离而增加，所述垂直平面与所述一对背侧沟槽等距。8.根据权利要求3所述的三维存储器器件，其中：所述均匀间距水平方向垂直于所述一对背侧沟槽的所述长度方向；并且所述非均匀间距水平方向平行于所述一对背侧沟槽的所述长度方向。9.根据权利要求8所述的三维存储器器件，其中：所述至少一个二维阵列包括多个二维阵列，这些二维阵列沿着垂直于所述一对背侧沟槽的所述长度方向的水平方向横向间隔开；所述多个二维阵列中的每一个包括沿着所述均匀间距水平方向延伸的存储器堆叠结构的相应行；并且每个二维阵列内的行间距沿着所述非均匀间距方向具有调节。10.根据权利要求9所述的三维存储器器件，其中所述非均匀间距由以下组成：第一间距，所述第一间距在每次出现时连续重复至少两次；和第二间距，所述第二间距大于所述第一间距并且仅在所述第一间距的实例之间的隔离实例中出现。11.根据权利要求10所述的三维存储器器件，还包括：阵列间区域，所述阵列间区域位于二维阵列的相邻对之间并且不含存储器堆叠结构；漏极选择级隔离结构，所述漏极选择级隔离结构位于所述阵列间区域中；和多个沟道空间区域，所述多个沟道空间区域不含存储器堆叠结构，所述多个沟道空间区域延伸穿过在所述阵列间区域和所述一对背侧接触沟槽之间具有所述第二间距的区域。12.根据权利要求1所述的三维存储器器件，其中所述至少一个二维阵列中的每一个内的所述存储器堆叠结构沿着垂直于所述非均匀间距水平方向的第二非均匀间距水平方向也具有第二非均匀间距。13.根据权利要求1所述的三维存储器器件，其中：所述三维存储器器件包括单体三维NAND存储器器件；所述导电层包括或者电连接到所述单体三维NAND存储器器件的相应字线；所述衬底包括硅衬底；所述单体三维NAND存储器器件包括在所述硅衬底上方的单体三维NAND串阵列；所述单体三维NAND串阵列的第一器件层级中的至少一个存储器单元位于所述单体三维NAND串阵列的第二器件层级中的另一个存储器单元上方；所述硅衬底含有集成电路，所述集成电路包括用于位于其上的存储器器件的驱动器电路；所述导电层包括多个控制栅电极，所述多个控制栅电极具有基本上平行于所述衬底的所述顶表面延伸的条形形状，所述多个控制栅电极至少包括位于所述第一器件层级中的第一控制栅电极和位于所述第二器件层级中的第二控制栅电极；并且所述单体三维NAND串阵列包括：多个半导体沟道，其中所述多个半导体沟道中的每一个的至少一个端部部分基本上垂直于所述衬底的顶表面延伸，和多个电荷存储元件，每个电荷存储元件位于所述多个半导体沟道中的相应一个的附近。14.一种形成三维存储...

【专利技术属性】
技术研发人员：Y水谷，小川裕之，F富山，东谷政昭，天野文贵，K船山，A上田，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国,US