制造半导体装置的方法制造方法及图纸

本公开的实施例涉及制造半导体装置的方法。提供一种具有提高的可靠性的半导体装置。首先，提供包括绝缘层、半导体层和绝缘膜的衬底，该绝缘膜堆叠在半导体衬底上、并且具有填充有元件隔离部分的沟槽。在通过第一干法蚀刻来从体区域去除绝缘膜之后，通过第二干法蚀刻来从体区域去除半导体层。然后，通过蚀刻来去除SOI区域中的绝缘膜和体区域中的绝缘层。含有碳氟化合物气体的气体被用于第一干法蚀刻。通过第一干法蚀刻的元件隔离部分的蚀刻厚度至少等于紧接在开始第一干法蚀刻之前的绝缘膜的厚度与紧接在开始第一干法蚀刻之前的半导体层的厚度的总和。在第一干法蚀刻之后并且在第二干法蚀刻之前，执行氧等离子体处理。

Method of Manufacturing Semiconductor Devices

【技术实现步骤摘要】
制造半导体装置的方法相关申请的交叉引用包括说明书、附图和摘要的于2017年12月28日提交的日本专利申请号2017-253643的公开内容通过引用整体并入本文。
本专利技术涉及一种制造半导体装置的方法，例如，一种在应用于使用SOI衬底来制造半导体装置的技术时有效的技术。
技术介绍
半导体装置通过以下来制造：在半导体衬底中形成元件隔离部分，在由元件隔离部分限定的半导体衬底的有源区域中形成诸如MISFET(金属绝缘体半导体场效应晶体管)的半导体元件，并且在半导体衬底上形成多层布线结构。另外，存在使用SOI衬底作为半导体衬底的技术。公开号为2017-22250的日本未审查专利申请(专利文献1)描述了一种半导体装置，其通过以下来获得：在半导体层上形成薄膜MISFET、该半导体层经由掩埋绝缘层而选择性地形成在半导体衬底的表面上，以及在半导体衬底的表面上的其它区域中形成另一MISFET。公开号为2001-203185的日本未审查专利申请(专利文献2)描述了一种涉及蚀刻的技术。[专利文献][专利文献1]公开号为2017-22250的日本未审查专利申请[专利文献2]公开号为2001-203185的日本未审查专利申请
技术实现思路
期望一种将要使用SOI衬底来制造的半导体装置，以具有提高的可靠性。从本文的描述和附图中，另一目的和新颖特征将显而易见。根据一个实施例，一种制造半导体装置的方法具有：(a)提供衬底的步骤，该衬底包括：半导体衬底，半导体衬底上的绝缘层，绝缘层上的半导体层，半导体上的第一绝缘膜，穿透第一绝缘膜、半导体层和绝缘层并且到达半导体衬底的沟槽，以及掩埋在沟槽中的元件隔离部分。绝缘层、第一绝缘膜和元件隔离部分由彼此相同的材料制成。制造半导体装置的方法进一步具有：(b)形成第一掩模层以便覆盖衬底的第一区域中的第一绝缘膜、并且以便暴露衬底的第二区域中的第一绝缘膜的步骤，第二区域不同于第一区域；以及(c)利用第一掩模层作为蚀刻掩模来去除第二区域中的第一绝缘膜、以暴露第二区域中的半导体层的步骤。第一干法蚀刻使用含有碳氟化合物气体的第一气体，并且通过第一干法蚀刻的未覆盖有第一掩模层的元件隔离部分的蚀刻厚度至少是紧接在开始第一干法蚀刻之前的第一绝缘膜的第一厚度与紧接在开始第一干法蚀刻之前的半导体层的第二厚度的总和。制造半导体装置的方法进一步具有：(d)在步骤(c)之后，对衬底进行氧等离子体处理；(e)在步骤(d)之后，利用第一掩模层作为蚀刻掩模，通过第二干法蚀刻来去除第二区域中的半导体层，以暴露第二区域中的绝缘层；以及(f)在步骤(e)之后，去除第一掩模层。制造半导体装置的方法进一步具有：(g)通过蚀刻来去除第一区域中的第一绝缘膜和第二区域中的绝缘层、以暴露第一区域中的半导体层和第二区域中的半导体衬底的步骤；以及(h)在步骤(g)之后，在第一区域中的半导体层上形成第一晶体管，并且在第二区域中的半导体衬底上形成第二晶体管。根据一个实施例，可以提供一种具有提高的可靠性的半导体装置。附图说明图1是示出第一实施例的制造半导体装置的步骤的过程流程图；图2是示出按照图1的过程流程图制造半导体装置的步骤的过程流程图；图3是在制造步骤期间的第一实施例的半导体装置的局部横截面图；图4是在图3之后的制造步骤期间的半导体装置的局部横截面图；图5是在图4之后的制造步骤期间的半导体装置的局部横截面图；图6是在图5之后的制造步骤期间的半导体装置的局部横截面图；图7是在图6之后的制造步骤期间的半导体装置的局部横截面图；图8是在图7之后的制造步骤期间的半导体装置的局部横截面图；图9是在图8之后的制造步骤期间的半导体装置的局部横截面图；图10是在图9之后的制造步骤期间的半导体装置的局部横截面图；图11是在图10之后的制造步骤期间的半导体装置的局部横截面图；图12是在图11之后的制造步骤期间的半导体装置的局部横截面图；图13是在图12之后的制造步骤期间的半导体装置的局部横截面图；图14是在图13之后的制造步骤期间的半导体装置的局部横截面图；图15是在图14之后的制造步骤期间的半导体装置的局部横截面图；图16是在图15之后的制造步骤期间的半导体装置的局部横截面图；图17是在图16之后的制造步骤期间的半导体装置的局部横截面图；图18是在图17之后的制造步骤期间的半导体装置的局部横截面图；图19是在图18之后的制造步骤期间的半导体装置的局部横截面图；图20是在图19之后的制造步骤期间的半导体装置的局部横截面图；图21是在图20之后的制造步骤期间的半导体装置的局部横截面图；图22是在图21之后的制造步骤期间的半导体装置的局部横截面图；图23是在图22之后的制造步骤期间的半导体装置的局部横截面图；图24是在图22之后的制造步骤期间的半导体装置的局部横截面图；图25是在图22之后的制造步骤期间的半导体装置的局部横截面图；图26是在图25之后的制造步骤期间的半导体装置的局部横截面图；图27是在图26之后的制造步骤期间的半导体装置的局部横截面图；图28是在图27之后的制造步骤期间的半导体装置的局部横截面图；图29是在图28之后的制造步骤期间的半导体装置的局部横截面图；图30是在图29之后的制造步骤期间的半导体装置的局部横截面图；图31是在图30之后的制造步骤期间的半导体装置的局部横截面图；图32是在图31之后的制造步骤期间的半导体装置的局部横截面图；图33是在图32之后的制造步骤期间的半导体装置的局部横截面图；图34是在图33之后的制造步骤期间的半导体装置的局部横截面图；图35是示出研究示例的制造半导体装置的步骤的过程流程图；图36是在制造步骤期间的研究示例的半导体装置的局部横截面图；图37是在图36之后的制造步骤期间的研究示例的半导体装置的局部横截面图；图38是在图37之后的制造步骤期间的研究示例的半导体装置的局部横截面图；图39是在图38之后的制造步骤期间的研究示例的半导体装置的局部横截面图；图40是在图39之后的制造步骤期间的研究示例的半导体装置的局部横截面图；图41是在图40之后的制造步骤期间的研究示例的半导体装置的局部横截面图；图42是在图41之后的制造步骤期间的研究示例的半导体装置的局部横截面图；图43是在图42之后的制造步骤期间的研究示例的半导体装置的局部横截面图；图44是在图43之后的制造步骤期间的研究示例的半导体装置的局部横截面图；图45是在图44之后的制造步骤期间的研究示例的半导体装置的局部横截面图；图46是在制造步骤期间的研究示例的半导体装置的局部平面图；图47是示出第二实施例的制造半导体装置的步骤的过程流程图；以及图48是示出第三实施例的制造半导体装置的步骤的过程流程图。具体实施方式在下面描述的实施例中，为了方便起见，将在按需分成多个部分或实施例之后进行描述。除非另外特别指出，否则这些部分或实施例不是彼此独立的，而是它们中的一个部分或实施例可以是另一个部分或实施例的一部分或全部的修改示例、详细描述、补充描述等。在下面描述的实施例中，当引用部件的数目(包括数目、值、量、范围等)时，该数目不限于特定数目，而是可以多于或少于该特定数目，除非另有特别说明、或者该数目限于该特定数目本质上显而易见。此外，在下面描述的实施方案中，构成部件(包括部件步骤等本文档来自技高网...

【技术保护点】
1.一种制造半导体装置的方法，包括以下步骤：(a)提供衬底，所述衬底包括：半导体衬底，所述半导体衬底上的绝缘层，所述绝缘层上的半导体层，所述半导体层上的第一绝缘膜，穿透所述第一绝缘膜、所述半导体层和所述绝缘层并到达所述半导体衬底的沟槽，以及掩埋在所述沟槽中的元件隔离部分，其中所述绝缘层、所述第一绝缘膜和所述元件隔离部分由彼此相同的材料制成；(b)在所述步骤(a)之后，形成第一掩模层，以便覆盖所述衬底的第一区域中的所述第一绝缘膜，并且以便暴露所述衬底的第二区域中的所述第一绝缘膜，所述第二区域与所述第一区域不同，其中所述元件隔离部分位于所述第一区域与所述第二区域之间的边界处，并且其中所述第一掩模层的侧表面位于所述元件隔离部分上；(c)在所述步骤(b)之后，利用所述第一掩模层作为蚀刻掩模，通过第一干法蚀刻来去除所述第二区域中的所述第一绝缘膜，从而暴露所述第二区域中的所述半导体层；其中通过所述第一干法蚀刻，未覆盖有所述第一掩模层的所述元件隔离部分的蚀刻厚度等于或大于紧接在开始所述第一干法蚀刻之前的所述第一绝缘膜的第一厚度与紧接在开始所述第一干法蚀刻之前的所述半导体层的第二厚度的总和；(d)在所述步骤(c)之后，利用所述第一掩模层作为蚀刻掩模，通过第二干法蚀刻来去除所述第二区域中的所述半导体层，从而暴露所述第二区域中的所述绝缘层；(e)在所述步骤(d)之后，去除所述第一掩模层；(f)在所述步骤(e)之后，通过蚀刻来去除所述第一区域中的所述第一掩模层和所述第二区域中的所述绝缘层，从而暴露所述第一区域中的所述半导体层和所述第二区域中的所述半导体衬底；以及(g)在所述步骤(f)之后，在所述第一区域中的所述半导体层上形成第一晶体管，并在所述第二区域中的所述半导体衬底上形成第二晶体管。...

【技术特征摘要】
2017.12.28 JP 2017-2536431.一种制造半导体装置的方法，包括以下步骤：(a)提供衬底，所述衬底包括：半导体衬底，所述半导体衬底上的绝缘层，所述绝缘层上的半导体层，所述半导体层上的第一绝缘膜，穿透所述第一绝缘膜、所述半导体层和所述绝缘层并到达所述半导体衬底的沟槽，以及掩埋在所述沟槽中的元件隔离部分，其中所述绝缘层、所述第一绝缘膜和所述元件隔离部分由彼此相同的材料制成；(b)在所述步骤(a)之后，形成第一掩模层，以便覆盖所述衬底的第一区域中的所述第一绝缘膜，并且以便暴露所述衬底的第二区域中的所述第一绝缘膜，所述第二区域与所述第一区域不同，其中所述元件隔离部分位于所述第一区域与所述第二区域之间的边界处，并且其中所述第一掩模层的侧表面位于所述元件隔离部分上；(c)在所述步骤(b)之后，利用所述第一掩模层作为蚀刻掩模，通过第一干法蚀刻来去除所述第二区域中的所述第一绝缘膜，从而暴露所述第二区域中的所述半导体层；其中通过所述第一干法蚀刻，未覆盖有所述第一掩模层的所述元件隔离部分的蚀刻厚度等于或大于紧接在开始所述第一干法蚀刻之前的所述第一绝缘膜的第一厚度与紧接在开始所述第一干法蚀刻之前的所述半导体层的第二厚度的总和；(d)在所述步骤(c)之后，利用所述第一掩模层作为蚀刻掩模，通过第二干法蚀刻来去除所述第二区域中的所述半导体层，从而暴露所述第二区域中的所述绝缘层；(e)在所述步骤(d)之后，去除所述第一掩模层；(f)在所述步骤(e)之后，通过蚀刻来去除所述第一区域中的所述第一掩模层和所述第二区域中的所述绝缘层，从而暴露所述第一区域中的所述半导体层和所述第二区域中的所述半导体衬底；以及(g)在所述步骤(f)之后，在所述第一区域中的所述半导体层上形成第一晶体管，并在所述第二区域中的所述半导体衬底上形成第二晶体管。2.根据权利要求1所述的制造半导体装置的方法，其中在所述步骤(c)中，在所述半导体层比所述第一绝缘膜和所述元件隔离部分更耐蚀刻的条件下，通过所述第一干法蚀刻来去除所述第二区域中的所述第一绝缘膜，以暴露所述第二区域中的所述半导体层，以及其中在所述步骤(d)中，在所述绝缘层和所述元件隔离部分比所述半导体层更耐蚀刻的条件下，通过所述第二干法蚀刻来去除所述第二区域中的所述半导体层，以暴露所述第二区域中的所述绝缘层。3.根据权利要求2所述的制造半导体装置的方法，其中所述第一干法蚀刻是各向异性干法蚀刻，以及其中所述第二干法蚀刻是各向同性干法蚀刻。4.根据权利要求1所述的制造半导体装置的方法，其中在第一气体中含有的碳氟化合物气体在气体分子中含有两个或更多个碳原子、或者在气体分子中含有一个或多个氢原子。5.根据权利要求1所述的制造半导体装置的方法，其中所述第一绝缘膜、所述绝缘层和所述元件隔离部分各自具有氧化硅。6.根据权利要求5所述的制造半导体装置的方法，其中所述半导体层具有硅。7.根据权利要求1所述的制造半导体装置的方法，进一步包括以下步骤：(e1)在所述步骤(e)之后、但在所述步骤(f)之前，通过将杂质离子注入到所述第一区域中的所述半导体衬底中来形成第一半导体区域，并且通过将杂质离子注入到所述第二区域中的所述半导体衬底中来形成第二半导体区域。8.根据权利要求1所述的制造半导体装置的方法，其中在所述步骤(f)中，通过湿法蚀刻来去除所述第一区域中的所述第一绝缘膜和所述第二区域中的所述绝缘层，以暴露所述第一区域中的所述半导体层和所述第二区域中的所述半导体衬底。9.根据权利要求1所述的制造半导体装置的方法，其中所述步骤(a)包括以下步骤：(a1)提供所述衬底，所述衬底包括所述半导体衬底、所述半导体衬底上的所述绝缘层、所述绝缘层上的所述半导体层、所述半导体层上的所述第一绝缘膜、以及所述第一绝缘膜上的第二绝缘膜；(a2)在所述步骤(a1)之后，形成穿...

【专利技术属性】
技术研发人员：丸山隆弘，山本芳树，齐藤俊哉，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP