半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中，形成方法包括：提供衬底，所述衬底上具有鳍部柱，所述鳍部柱包括底部区，位于所述底部区上的沟道区以及位于所述沟道区上的顶部区；在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述鳍部柱底部区；在所述鳍部柱沟道区侧壁表面形成第一栅氧化层和第二栅氧化层，所述第二栅氧化层位于所述第一栅氧化层顶部表面，所述第一栅氧化层和第二栅氧化层的厚度不相同；在所述第一隔离层顶部表面形成栅极结构，所述栅极结构覆盖所述第一栅氧化层和第二栅氧化层；在所述栅极结构顶部表面形成第二隔离层，所述第二隔离层覆盖所述鳍部柱顶部区侧壁。所述形成方法能够改善半导体结构性能。

Semiconductor Structure and Its Formation Method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。随着半导体器件的元件密度和集成度的提高，晶体管的尺寸也越来越小，晶体管尺寸的减小使短沟道效应越来越显著。为了减小短沟道效应，鳍式场效应晶体管营运而生。鳍式场效应晶体管的栅极成类似鱼鳍的叉状3D架构。鳍式场效应晶体管的栅极可于鳍部柱的多侧控制电路的接通与断开，从而能够很好地抑制晶体管的短沟道效应。无论是平面晶体管或是鳍式场效应晶体管的集成度仍然较低。为了提高半导体结构的集成度，提出了一种垂直纳米线晶体管。然而现有的垂直纳米线晶体管的性能较差。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，能够提高所形成半导体结构的性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有鳍部柱，所述鳍部柱包括底部区、位于所述底部区上的沟道区以及位于所述沟道区上的顶部区；在所述鳍部柱沟道区侧壁表面形成第一栅氧化层和第二栅氧化层，所述第二栅氧化层位于所述第一栅氧化层顶部表面，所述第一栅氧化层和第二栅氧化层的厚度不相同；形成覆盖所述第一栅氧化层和第二栅氧化层侧壁的栅极结构。可选的，所述衬底底部区用于接第一电位，所述鳍部柱顶部区用于接第二电位；所述第一电位大于第二电位，所述第一栅氧化层的厚度大于第二栅氧化层的厚度；或者，所述第二电位大于第一电位，所述第一栅氧化层的厚度小于第二栅氧化层的厚度。可选的，所述第一栅氧化层的厚度大于所述第二栅氧化层的厚度，形成所述第一栅氧化层之后，形成第二栅氧化层；形成所述第一栅氧化层的方法包括：对所述鳍部柱沟道区和顶部区进行第一氧化处理，在所述鳍部柱沟道区和顶部区表面形成第一初始栅氧化层；去除所述顶部区和与顶部区接触的部分沟道区的第一初始栅氧化层，形成第一栅氧化层；形成所述第二栅氧化层的方法包括：对鳍部柱进行第二氧化处理，在暴露出的鳍部柱表面形成第二栅氧化层。可选的，还包括：在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述鳍部柱底部区，所述栅极结构位于所述第一隔离层顶部表面；在所述栅极结构顶部表面形成第二隔离层，所述第二隔离层覆盖所述鳍部柱顶部区侧壁；去除所述顶部区和与顶部区接触的部分沟道区第一初始栅氧化层的方法包括：在所述第一隔离层顶部表面形成牺牲层，所述牺牲层完全覆盖所述第一隔离层顶部表面，且所述牺牲层覆盖部分沟道区第一初始栅氧化层，所述牺牲层顶部表面低于所述沟道区顶部表面，所述牺牲层的材料与所述第一隔离层的材料不相同；以所述牺牲层为掩膜，对所述第一初始栅氧化层进行刻蚀，去除暴露出的第一初始栅氧化层，形成第一栅氧化层。可选的，所述牺牲层的材料为多晶硅、非晶硅、无定形碳或有机介质材料；所述第一隔离层的材料为氧化硅、氮化硅或低k介质材料。可选的，所述第一氧化处理的工艺包括原位水汽生成工艺；所述第一氧化处理的工艺参数包括反应温度为850℃～1050℃；所述第二氧化处理的工艺包括原位水汽生成工艺；所述第二氧化处理的工艺参数包括反应温度为850℃～1050℃。可选的，所述第一栅氧化层的厚度为35埃～45埃；所述第二栅氧化层的厚度为13埃～17埃。可选的，去除所述顶部区和与顶部区接触的部分沟道区的第一初始栅氧化层的方法包括：形成覆盖部分第一初始栅氧化层侧壁的保护侧墙，所述保护侧墙顶部低于所述沟道区顶部表面；以所述保护侧墙为掩膜对所述第一初始栅氧化层进行刻蚀，去除所述保护侧墙暴露出来的第一初始栅氧化层，形成第一栅氧化层。可选的，所述第一栅氧化层的厚度小于所述第二栅氧化层的厚度；形成所述第一栅氧化层和第二栅氧化层的方法包括：对所述鳍部柱沟道区和顶部区进行第三氧化处理，在所述鳍部柱沟道区和顶部区侧壁表面形成第一栅氧化层；形成覆盖所述第一栅氧化层的图形层，所述图形层顶部表面低于所述沟道区顶部表面；以所述图形层为掩膜，对所述鳍部柱进行第四氧化处理，增加暴露出的第一栅氧化层的厚度，形成第二栅氧化层。可选的，形成所述栅极结构之后，还包括：去除所述顶部区的第二栅氧化层。可选的，形成所述栅极结构之前，还包括：在所述衬底表面形成第一源漏掺杂层，所述第一源漏掺杂层覆盖所述鳍部柱底部区侧壁；所述栅极结构位于所述第一源漏掺杂层顶部。可选的，形成所述栅极结构之前，还包括：在所述衬底表面形成第一导电结构，所述第一导电结构与鳍部柱底部区电连接；所述栅极结构位于所述第一导电结构顶部。可选的，形成第一栅氧化层和第二栅氧化层之后，还包括：在所述衬底上形成介质层；所述介质层覆盖所述栅极结构侧壁；形成所述栅极结构和介质层的方法包括：形成覆盖所述第一栅氧化层、第二栅氧化层以及所述鳍部柱顶部区侧壁的伪栅极结构；在所述衬底上形成介质层，所述介质层覆盖所述伪栅极结构侧壁，且暴露出所述伪栅极结构顶部表面；去除所述伪栅极结构，在所述介质层中形成栅极开口；在所述栅极开口中形成第一栅极结构层；去除所述顶部区第一栅极结构层，形成栅极结构。可选的，所述鳍部柱的个数为多个，多个鳍部柱表面的栅极结构相互分立；形成所述伪栅极结构的方法包括：在所述衬底上形成伪栅极层，所述伪栅极层覆盖所述鳍部柱沟道区侧壁、以及顶部区侧壁和顶部表面；对所述伪栅极层进行刻蚀，去除部分伪栅极层，形成伪栅极结构，覆盖相邻鳍部柱的伪栅结构相互分立。可选的，还包括：在所述衬底表面形成第一源漏掺杂层，所述第一源漏掺杂层覆盖所述鳍部柱底部区侧壁；所述栅极结构位于所述第一源漏掺杂层顶部；形成所述栅极结构之后，还包括：在所述介质层中形成第一接触孔，所述第一接触孔底部暴露出所述第一源漏掺杂层；形成所述第一接触孔之后，对所述第一接触孔底部暴露出的第一源漏掺杂层，进行第一补充离子注入，在所述第一源漏掺杂层中形成第一高掺杂区；所述第一补充离子注入之后，在所述第一接触孔中形成第一互连结构。可选的，形成所述栅极结构的方法包括：在所述衬底顶部上形成第二栅极结构层，所述第二栅极结构层覆盖所述第一栅氧化层、第二栅氧化层和所述鳍部柱顶部区侧壁；对所述第二栅极结构层进行刻蚀，去除所述顶部区的第二栅极结构层，形成栅极结构。可选的，形成栅极结构之前，还包括：在所述鳍部柱底部区中或衬底中形成第一源漏掺杂区；形成所述栅极结构之后，还包括：对所述鳍部柱顶部区进行离子注入，在所述鳍部柱顶部区中形成第二源漏掺杂区；或者，形成所述栅极结构之前，还包括：在所述鳍部柱沟道区侧壁表面形成阻挡层；以所述阻挡层为掩膜对所述鳍部柱进行离子注入，在所述鳍部柱底部区中形成第一源漏掺杂区，并在所述鳍部柱顶部区中形成第二源漏掺杂区；或者，还包括：在所述栅极结构顶部表面形成第二隔离层，所述第二隔离层覆盖所述鳍部柱顶部区侧壁去除所述鳍部柱顶部区，在所述第二隔离层中形成源漏凹槽；在所述源漏凹槽中形成第二源漏掺杂层。相应的，本专利技术技术方案还提供一种半导体结构，包括：衬底，所述衬底上具有鳍部柱，所述鳍部柱包括底部区，位于所述底部区上的沟道区以及位于所述沟道区上的顶部区；位于所述鳍部柱沟道区侧壁表面的第一栅氧化层和第二栅氧化层，所述第一栅氧化层和第二栅氧化层的厚度不相同；覆盖所述第一栅氧化层和第二栅氧化层的栅极结构。可选的，还包括：位于所本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上具有鳍部柱，所述鳍部柱包括底部区、位于所述底部区上的沟道区以及位于所述沟道区上的顶部区；在所述鳍部柱沟道区侧壁表面形成第一栅氧化层和第二栅氧化层，所述第二栅氧化层位于所述第一栅氧化层顶部表面，所述第一栅氧化层和第二栅氧化层的厚度不相同；形成覆盖所述第一栅氧化层和第二栅氧化层侧壁的栅极结构。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上具有鳍部柱，所述鳍部柱包括底部区、位于所述底部区上的沟道区以及位于所述沟道区上的顶部区；在所述鳍部柱沟道区侧壁表面形成第一栅氧化层和第二栅氧化层，所述第二栅氧化层位于所述第一栅氧化层顶部表面，所述第一栅氧化层和第二栅氧化层的厚度不相同；形成覆盖所述第一栅氧化层和第二栅氧化层侧壁的栅极结构。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底底部区用于接第一电位，所述鳍部柱顶部区用于接第二电位；所述第一电位大于第二电位，所述第一栅氧化层的厚度大于第二栅氧化层的厚度；或者，所述第二电位大于第一电位，所述第一栅氧化层的厚度小于第二栅氧化层的厚度。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一栅氧化层的厚度大于所述第二栅氧化层的厚度，形成所述第一栅氧化层之后，形成第二栅氧化层；形成所述第一栅氧化层的方法包括：对所述鳍部柱沟道区和顶部区进行第一氧化处理，在所述鳍部柱沟道区和顶部区表面形成第一初始栅氧化层；去除所述顶部区和与顶部区接触的部分沟道区的第一初始栅氧化层，形成第一栅氧化层；形成所述第二栅氧化层的方法包括：对鳍部柱进行第二氧化处理，在暴露出的鳍部柱表面形成第二栅氧化层。4.如权利要求3所述的半导体结构的形成方法，其特征在于，还包括：在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述鳍部柱底部区，所述栅极结构位于所述第一隔离层顶部表面；在所述栅极结构顶部表面形成第二隔离层，所述第二隔离层覆盖所述鳍部柱顶部区侧壁；去除所述顶部区和与顶部区接触的部分沟道区第一初始栅氧化层的方法包括：在所述第一隔离层顶部表面形成牺牲层，所述牺牲层完全覆盖所述第一隔离层顶部表面，且所述牺牲层覆盖部分沟道区第一初始栅氧化层，所述牺牲层顶部表面低于所述沟道区顶部表面，所述牺牲层的材料与所述第一隔离层的材料不相同；以所述牺牲层为掩膜，对所述第一初始栅氧化层进行刻蚀，去除暴露出的第一初始栅氧化层，形成第一栅氧化层。5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为多晶硅、非晶硅、无定形碳或有机介质材料；所述第一隔离层的材料为氧化硅、氮化硅或低k介质材料。6.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一氧化处理的工艺包括原位水汽生成工艺；所述第一氧化处理的工艺参数包括反应温度为850℃～1050℃；所述第二氧化处理的工艺包括原位水汽生成工艺；所述第二氧化处理的工艺参数包括反应温度为850℃～1050℃。7.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一栅氧化层的厚度为35埃～45埃；所述第二栅氧化层的厚度为13埃～17埃。8.如权利要求3所述的半导体结构的形成方法，其特征在于，去除所述顶部区和与顶部区接触的部分沟道区的第一初始栅氧化层的方法包括：形成覆盖部分第一初始栅氧化层侧壁的保护侧墙，所述保护侧墙顶部低于所述沟道区顶部表面；以所述保护侧墙为掩膜对所述第一初始栅氧化层进行刻蚀，去除所述保护侧墙暴露出来的第一初始栅氧化层，形成第一栅氧化层。9.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一栅氧化层的厚度小于所述第二栅氧化层的厚度；形成所述第一栅氧化层和第二栅氧化层的方法包括：对所述鳍部柱沟道区和顶部区进行第三氧化处理，在所述鳍部柱沟道区和顶部区侧壁表面形成第一栅氧化层；形成覆盖所述第一栅氧化层的图形层，所述图形层顶部表面低于所述沟道区顶部表面；以所述图形层为掩膜，对所述鳍部柱进行第四氧化处理，增加暴露出的第一栅氧化层的厚度，形成第二栅氧化层。10.如权利要求3或9所述的半导体结构的形成方法，其特征在于，形成所述栅极结构之后，还包括：去除所述顶部区的第二栅氧化层。11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅极结构之前，还包括：在所述衬底表面形成第一源漏掺杂层，所述第一源漏掺杂层覆盖所述鳍部柱底部区侧壁；所述栅极结构位于所述第一源漏掺杂层顶部。12.如权利要求1所述的半导体结构...

【专利技术属性】
技术研发人员：张焕云，吴健，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31