用于高级集成电路结构制造的沟槽接触结构制造技术

本公开的实施例属于高级集成电路结构制造的领域，并且具体而言属于10纳米节点和更小的集成电路结构制造和所得结构的领域。在示例中，一种集成电路结构包括鳍状物。栅极电介质层在所述鳍状物的顶部之上并与所述鳍状物的侧壁横向相邻。栅极电极在处于所述鳍状物的顶部之上并与所述鳍状物的侧壁横向相邻的栅极电介质层之上。第一和第二半导体源极或漏极区分别与所述栅极电极的第一侧和第二侧相邻。第一和第二沟槽接触结构分别在所述第一和第二半导体源极或漏极区之上，所述第一和第二沟槽接触结构都包括U形金属层以及所述U形金属层的整体上和之上的T形金属层。

Groove Contact Structure for Advanced Integrated Circuit Structures Manufacturing

The embodiments of the present disclosure belong to the field of advanced integrated circuit structure manufacturing, and in particular to the field of 10 Nano-node and smaller integrated circuit structure manufacturing and resulting structures. In an example, an integrated circuit structure includes fins. The grid dielectric layer is on the top of the fin and laterally adjacent to the side wall of the fin. The gate electrode is on the top of the fin and on the grid dielectric layer transversely adjacent to the side wall of the fin. The first and second semiconductor source or drain regions are adjacent to the first and second sides of the gate electrode, respectively. The first and second groove contact structures are above the first and second semiconductor source or drain regions, respectively. The first and second groove contact structures include a U-shaped metal layer and a T-shaped metal layer on and above the U-shaped metal layer.

【技术实现步骤摘要】
用于高级集成电路结构制造的沟槽接触结构相关申请的交叉引用本申请要求于2017年11月30日提交的题为“ADVANCEDINTEGRATEDCIRCUITSTRUCTUREFABRICATION”的美国临时申请No.62/593,149的权益，由此通过引用方式将该美国临时申请的全部内容并入本文。
本公开的实施例处于高级集成电路结构制造的领域，并且具体而言，10纳米节点和更小的集成电路结构制造和所得结构的领域。
技术介绍
过去几十年来，集成电路中特征的缩放已经成为不断成长的半导体行业背后的驱动力。缩放到越来越小的特征能够使半导体芯片的有限占地面积上的功能单元的密度增大。例如，缩小晶体管尺寸允许在芯片上并入增大数量的存储器或逻辑器件，从而带来具有更大容量的产品的制造。然而，对越来越大容量的驱动并非没有问题。优化每个器件性能的必要性变得越来越重要。常规和当前已知制造工艺中的变化性可能会限制将它们进一步扩展到10纳米节点或亚10纳米节点范围的可能性。因此，将来技术节点所需的功能部件的制造可能需要在当前制造工艺中引入新方法或整合新技术，或者用其取代当前制造工艺。附图说明图1A示出了在形成在层间电本文档来自技高网...

【技术保护点】
1.一种集成电路结构，包括：包括硅的鳍状物，所述鳍状物具有顶部和侧壁；在所述鳍状物的顶部之上并与所述鳍状物的侧壁横向相邻的栅极电介质层；栅极电极，其在处于所述鳍状物的顶部之上并与所述鳍状物的侧壁横向相邻的所述栅极电介质层之上，所述栅极电极具有第一侧和与所述第一侧相对的第二侧；第一半导体源极或漏极区和第二半导体源极或漏极区，其分别与所述栅极电极的所述第一侧和所述第二侧相邻；以及第一沟槽接触结构和第二沟槽接触结构，其分别在与所述栅极电极的所述第一侧和所述第二侧相邻的所述第一半导体源极或漏极区和所述第二半导体源极或漏极区之上，所述第一沟槽接触结构和所述第二沟槽接触结构都包括U形金属层以及所述U形金属...

【技术特征摘要】
2017.11.30 US 62/593,149;2017.12.30 US 15/859,4101.一种集成电路结构，包括：包括硅的鳍状物，所述鳍状物具有顶部和侧壁；在所述鳍状物的顶部之上并与所述鳍状物的侧壁横向相邻的栅极电介质层；栅极电极，其在处于所述鳍状物的顶部之上并与所述鳍状物的侧壁横向相邻的所述栅极电介质层之上，所述栅极电极具有第一侧和与所述第一侧相对的第二侧；第一半导体源极或漏极区和第二半导体源极或漏极区，其分别与所述栅极电极的所述第一侧和所述第二侧相邻；以及第一沟槽接触结构和第二沟槽接触结构，其分别在与所述栅极电极的所述第一侧和所述第二侧相邻的所述第一半导体源极或漏极区和所述第二半导体源极或漏极区之上，所述第一沟槽接触结构和所述第二沟槽接触结构都包括U形金属层以及所述U形金属层的整体上和之上的T形金属层。2.根据权利要求1所述的集成电路结构，其中，所述U形金属层和所述T形金属层的组分不同。3.根据权利要求2所述的集成电路结构，其中，所述U形金属层包括钛，并且所述T形金属层包括钴。4.根据权利要求1所述的集成电路结构，其中，所述第一沟槽接触结构和所述第二沟槽接触结构都进一步包括所述T形金属层上的第三金属层。5.根据权利要求4所述的集成电路结构，其中，所述第三金属层和所述U形金属层具有相同组分。6.根据权利要求5所述的集成电路结构，其中，所述第三金属层和所述U形金属层包括钛，并且其中，所述T形金属层包括钴。7.根据权利要求1所述的集成电路结构，还包括：金属硅化物层，其分别直接在所述第一沟槽接触结构和所述第二沟槽接触结构与所述第一半导体源极或漏极区和所述第二半导体源极或漏极区之间。8.根据权利要求7所述的集成电路结构，其中，所述金属硅化物层包括钛和硅。9.根据权利要求8所述的集成电路结构，其中，所述第一半导体源极或漏极区和所述第二半导体源极或漏极区是第一N型半导体源极或漏极区和第二N型半导体源极或漏极区。10.根据权利要求7所述的集成电路结构，其中，所述金属硅化物层包括镍、铂和硅...

【专利技术属性】
技术研发人员：S·M·乔希，J·S·莱布，M·L·哈藤多夫，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US