芯片封装结构和封装方法技术

本发明专利技术公开了一种芯片封装结构和封装方法，其中，封装结构，包括：芯片，正面具有第一焊盘区和第一氧化层区；半导体衬底，具有第一表面和与第一表面相对的第二表面，第一表面具有与第一焊盘区对应贴合的第二焊盘区和与第一氧化层区对应贴合的第二氧化层区，第二表面具多个盲孔；引出层，设置在半导体衬底的第二表面上，通过盲孔与第二焊盘区电连接；封装层，设置在半导体衬底的第一表面，包封芯片和第一表面。在半导体衬底内形成凸块结构，实现引出层与焊盘区电连接，即凸块结构之间的填充物质相当于半导体衬底，可以避免现有技术中在凸块结构之间采用有机填料填充所带来的热膨胀系数差异的问题，提升了芯片封装的长期可靠性。

Chip Packaging Architecture and Packaging Method

The invention discloses a chip encapsulation structure and encapsulation method, in which the encapsulation structure includes: a chip with a first pad area and a first oxide layer on the front; a semiconductor substrate with a first surface and a second surface relative to the first surface; a second pad area corresponding to the first pad area and a second oxidation area corresponding to the first oxide layer on the first surface. The second surface has multiple blind holes in the layer area; the extracting layer is arranged on the second surface of the semiconductor substrate, which is electrically connected with the second pad area through the blind hole; and the packaging layer is arranged on the first surface of the semiconductor substrate, encapsulating the chip and the first surface. A bump structure is formed in the semiconductor substrate to realize the electrical connection between the lead-out layer and the pad area, i.e. the filler between the bump structures is equivalent to the semiconductor substrate, which can avoid the difference of thermal expansion coefficient caused by filling the bump structures with organic fillers in the existing technology, and improve the long-term reliability of chip packaging.

【技术实现步骤摘要】
芯片封装结构和封装方法
本专利技术涉及半导体封装
，具体涉及一种芯片封装结构和封装方法。
技术介绍
传统的二维(2D)芯片封装设置在同一个平面内且通过封装衬底相互连接。然而，传统的二位封装对于提高系统集成密度能力有限。而通过中介层(2.5D)，实现立体互连的组装技术不仅提高了封装密度，降低了封装成本，同时也缩小了芯片间的互连长度，提高了运行速度，越来越受到关注。目前，在2.5D系统集成中，芯片与转接板的互连，使用凸块(Bump)焊接工艺加底填料保护，Bump焊接工艺对于Bump之间的节距有一定要求，目前，不能小于40um。Bump焊接完成后，需要使用底填料填充芯片与转接板之间的空隙，底填料，属于有机材料，热膨胀系数与硅之间存在较大差异，可能不易于芯片封装的长期可靠性。
技术实现思路
因此，本专利技术提供一种芯片封装结构，提高芯片封装的长期可靠子性。根据第一方面，本专利技术实施例提供了一种芯片封装结构，包括：芯片，正面具有第一焊盘区和第一氧化层区；半导体衬底，具有第一表面和与所述第一表面相对的第二表面，所述第一表面具有与所述第一焊盘区对应贴合的第二焊盘区和与所述第一氧化层区对应贴合的第二氧化层区，所述第二表面具多个盲孔；引出层，设置在所述半导体衬底的第二表面上，通过所述盲孔与所述第二焊盘区电连接；封装层，设置在所述半导体衬底的第一表面，包封所述芯片和所述第一表面。可选地，所述第二焊盘区和所述第二氧化层区位于同一平面。可选地，所述第一焊盘区与所述第二焊盘区键合，所述第一氧化层区和所述第二氧化层区融合。可选地，所述半导体衬底内部具有与所述第二焊盘区电连接的多层金属互连结构，所述盲孔深入至所述金属互连结构。可选地，所述金属互连结构小于或等于四层。可选地，所述引出层包括：布线层，填充所述盲孔并覆盖部分所述半导体衬底的表面；介质层，设置在所述布线层的表面，具有多个连通至所述布线层的过孔；引脚，设置在所述过孔内，与所述布线层连接。根据地第二方面，本专利技术实施例提供了一种芯片的封装方法，包括：将芯片通过真空热压倒装在半导体衬底上，所述半导体衬底具有与所述第一焊盘区对应贴合第二焊盘区和与所述第一氧化层区对应贴合的第二氧化层区；在所述半导体衬底倒装有芯片的第一表面形成封装层；在半导体衬底与所述第一表面相对的第二表面制作多个盲孔；在所述第二表面形成引出层，所述引出层通过所述盲孔与所述第二焊盘区电连接。可选地，在所述将芯片真空热压倒装在半导体衬底上之前包括：将所述半导体衬底和芯片的表面做等离子处理。可选地，在在所述半导体衬底倒装有芯片的第一表面形成封装层和在半导体衬底与所述第一表面相对的第二表面制作盲孔之间包括：将所述半导体衬底减薄至预设厚度。可选地，所述在所述第二表面形成引出层包括：在所述半导体衬底的第二表面的预设区域制作布线层，所述布线层填充所述盲孔并覆盖部分所述半导体衬底的第二表面；在所述布线层表面制作介质层并形成连通至所述布线层的过孔；在所述过孔内形成引脚。本专利技术技术方案，具有如下优点：1.芯片的焊盘区与半导体衬底的焊盘区贴合，芯片的氧化层区与半导体衬底的第一表面氧化层区贴合，在半导体衬底上开设盲孔，利用引出层，填充盲孔，在半导体衬底内形成凸块结构，实现引出层与焊盘区电连接，即凸块结构之间的填充物质相当于半导体衬底，这样可以避免现有技术中在芯片和衬底之间制作凸块结构并采用有机填料填充所带来的热膨胀系数差异的问题，提升了芯片封装的长期可靠性。2.半导体衬底第一表面的所述第二焊盘区和所述第二氧化层区位于同一平面。并且所述第一焊盘区与所述第二焊盘区键合，所述第一氧化层区和所述第二氧化层区融合，从而形成芯片与半导体衬底之间没有缝隙结构，提高封装结构的可靠性。附图说明为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的芯片封装截面示例的结构图；图2～图9为本专利技术实施例提供的芯片封装方法具体示流程图。附图标记：10、芯片；11、第一焊盘区；12、第一氧化层区；20、半导体衬底；21、第二焊盘区；22、第二氧化层区；23、金属互连结构；24、盲孔；30、引出层；31、布线层；32、介质层；321、过孔；33、引脚；40、封装层。具体实施方式下面将结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。此外，下面所描述的本专利技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。本专利技术实施例提供一种芯片封装结构，如图1所示，该封装结构包括：芯片10，正面具有第一焊盘区11和第一氧化层区12；半导体衬底20，具有第一表面和与所述第一表面相对的第二表面，所述第一表面具有与所述第一焊盘区11对应贴合的第二焊盘区21和与所述第一氧化层区12对应贴合的第二氧化层区22，所述第二表面具多个盲孔24；引出层30，设置在所述半导体衬底20的第二表面上，通过所述盲孔24与所述第二焊盘区21电连接；封装层40，设置在所述半导体衬底20的第一表面，包封所述芯片10和所述第一表面。本实施例提供的芯片封装结构，芯片10的焊盘区与半导体衬底20的焊盘区贴合，芯片10的氧化层区与半导体衬底20的第一表面氧化层区贴合，在半导体衬底20上开设盲孔24，利用引出层30，填充盲孔24，在半导体衬底20内形成凸块结构，实现引出层30与焊盘区电连接，即凸块结构之间的填充物质相当于半导体衬底20，这样可以避免现有技术中在芯片10和衬底之间制作凸块结构并采用有机填料填充所带来的热膨胀系数差异的问题，提升了芯片10封装的长期可靠性。为保证半导体衬底20和芯片10之间可靠的贴合，在可选的实施例中，半导体衬底20第一表面的所述第二焊盘区21和所述第二氧化层区22位于同一平面。并且所述第一焊盘区11与所述第二焊盘区21键合，所述第一氧化层区12和所述第二氧化层区22融合，在本实施例中，可以通过真空热压工艺实现。在本实施例中，第一氧化层和第二氧化层均可以为氧化硅，第一焊盘和第二焊盘均可以为铜，通过真空热压工艺即可实现第一氧化层和第二氧化层可靠的融合，第一焊盘和第二焊盘可靠的融合键合，从而形成芯片10与半导体衬底20之间没有缝隙结构，提高封装结构的可靠性。为提高芯片10封装引出的引脚33数量，在可选的实施例中，半导体衬底20内部具有与所述第二焊盘区21电连接的多层金属互连结构23，所述盲孔24深入至所述金属互连结构23。通过多层互连结构可以提高引脚33引出的数量，在本实施例中，所采用的金属互连结构23的层数小于或等于四层，上述层数只是为了方便说明而进行的示例性的说明，更多或更少的金属互连结构23层数均适用于本实施例。在本实施中，金属互连结构23可以根据具体芯片10的功能以及引脚33数量提前进行制备。在制备金属互连结构23时，第一表面可以预留出与芯片10氧化层对应的氧化层区域，本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，其特征在于，包括：芯片，正面具有第一焊盘区和第一氧化层区；半导体衬底，具有第一表面和与所述第一表面相对的第二表面，所述第一表面具有与所述第一焊盘区对应贴合的第二焊盘区和与所述第一氧化层区对应贴合的第二氧化层区，所述第二表面具多个盲孔；引出层，设置在所述半导体衬底的第二表面上，通过所述盲孔与所述第二焊盘区电连接；封装层，设置在所述半导体衬底的第一表面，包封所述芯片和所述第一表面。

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：芯片，正面具有第一焊盘区和第一氧化层区；半导体衬底，具有第一表面和与所述第一表面相对的第二表面，所述第一表面具有与所述第一焊盘区对应贴合的第二焊盘区和与所述第一氧化层区对应贴合的第二氧化层区，所述第二表面具多个盲孔；引出层，设置在所述半导体衬底的第二表面上，通过所述盲孔与所述第二焊盘区电连接；封装层，设置在所述半导体衬底的第一表面，包封所述芯片和所述第一表面。2.如权利要求1所述的芯片封装结构，其特征在于，所述第二焊盘区和所述第二氧化层区位于同一平面。3.如权利要求2所述的芯片封装结构，其特征在于，所述第一焊盘区与所述第二焊盘区键合，所述第一氧化层区和所述第二氧化层区融合。4.如权利要求3所述的芯片封装结构，其特征在于，所述半导体衬底内部具有与所述第二焊盘区电连接的多层金属互连结构，所述盲孔深入至所述金属互连结构。5.如权利要求4所述的芯片封装结构，其特征在于，所述金属互连结构小于或等于四层。6.根据权利要求1-5任意一项所述的芯片封装结构，其特征在于，所述引出层包括：布线层，填充所述盲孔并覆盖部分所述半导体衬底的表面；介质层，设置在所述布线层的表面，具有多个连...

【专利技术属性】
技术研发人员：孙鹏，任玉龙，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏,32