【技术实现步骤摘要】
本专利技术涉及半导体封装，具体涉及一种半导体封装结构及制备方法。
技术介绍
1、高性能计算的蓬勃发展推动了对信号带宽、高速信号驱动能力等需求的日益增长，因此，半导体器件需要将具有不同功能的芯片高度集成封装在一起。当前2.5d封装中通过增大转接板尺寸来容纳更多的芯片，诸如将大量的soc(system on chip，即在一块芯片上集成的一整个信息处理系统)和hbm(high bandwidth memory，即内存芯片)集成设置在同一转接板上，以此实现对信号带宽的需求。
2、但随着soc和hbm数目增多，转接板的尺寸也逐渐增大，大尺寸转接板在制造过程中出现良率急剧降低和制造成本急剧增加等问题。此外，使用诸如soc和hbm的高级电路需要稳定的电压供应，因此常使用在2.5d封装的硅转接板中集成深沟槽电容的方式确保电容的快速响应，但是在转接板中制作深沟槽电容工艺较复杂，且成本较高。因此，为满足日益增长的对带宽、存储容量、芯片间高速互连和避免相互串扰的需求，亟需要能实现大量芯片间高速互连、性能稳定且结构简单的封装结构。
技术实现思路
1、有鉴于此，本专利技术提供了一种半导体封装结构及制备方法，以解决现有半导体封装结构互连效率低，结构复杂，性能不稳定的问题。
2、第一方面，本专利技术提供了半导体封装结构，包括：
3、封装基板、硅桥结构、第一塑封结构、第一重布线层和多个芯片，封装基板具有竖直贯穿设置的多个通孔；硅桥结构设置在通孔内且与通孔侧壁之间具有间隙；第一
4、有益效果：多个具有不同功能的芯片设置在半导体封装结构同一侧表面上，第一塑封结构一部分以薄膜的形式覆盖封装基板和硅桥结构的一侧表面，且封装基板和硅桥结构与外部电连接的接口露出这一部分的塑封薄膜，第一塑封结构的另一部分位于硅桥结构与通孔侧壁之间以实现隔离作用，第一塑封结构一方面实现了硅桥结构与封装基板、硅桥结构与第一重布线层之间的电隔离，同时也保证了硅桥结构上和封装基板上与外部电连接的接口与第一重布线层之间的稳定电连接，且塑封工艺相比制造转接板成本较低与现有工艺兼容，具有非常好的可实现性；多个芯片设置在第一重布线层上，芯片可以通过第一重布线层和封装基板连通，也可以通过第一重布线层与硅桥结构连通，因此，不同功能的芯片可以选择不同的连通线路。
5、相较封装基板和重布线层这种在常规有机材料中布线电连接的结构，硅基型的硅桥结构中布线电连接的结构互连速度更快，且无需使用转接板，在封装基板中挖孔设置硅桥结构的半导体封装结构制备快捷，结构简单，将实现运算和存储等功能的不同芯片通过硅桥结构实现高速互联，再通过集成无源芯片实现稳定电压和电源去耦，提高半导体封装结构的稳定性。
6、在一种可选的实施方式中，封装基板包括位于中心的第一区域；多个通孔包括：沿第一方向相对设置在第一区域两侧的两组通孔，以及沿第二方向相对设置在第一区域两侧的两组通孔，第一方向与第二方向相垂直；每一组通孔包括四个呈矩形分布的通孔。
7、本专利技术中，封装基板具有十字型区域和边角的四个小矩形区域，其中，十字型区域中交叉重叠部分之外的区域成型通孔，不同的区域可以对应不同的芯片，分区合理设置芯片连接路线更短，连接更高效；通孔内设置硅桥结构，使得不同种类的芯片间具有更高速的互连。
8、在一种可选的实施方式中，第一重布线层包括第一预设位置、第二预设位置、第三预设位置和第四预设位置，第一预设位置与第一区域相对应，第二预设位置与通孔相对应，第三预设位置与一组通孔中相邻两个通孔之间的区域相对应，第四预设位置与相邻两组通孔之间的区域相对应；
9、集成无源芯片设置在第一预设位置，存储芯片一部分设置在第二预设位置且另一部分设置在第三预设位置，运算芯片一部分设置在第四预设位置且另一部分设置在第二预设位置，存储芯片与运算芯片在第二预设位置通过硅桥结构相连通。
10、本专利技术中，以十字型划分不同的区域，十字交叉重叠部分设置集成无源芯片、其余部分设置存储芯片，十字型区域以外的边角区域，设置运算芯片，运算芯片与存储芯片通过硅桥结构高速互联，且中心区域设置集成无源芯片，使得与运算芯片和存储芯片距离更近，便于稳定电压、电源去耦进而保证各芯片的性能，增强封装结构整体稳定性和使用寿命。
11、在一种可选的实施方式中，集成无源芯片的数量为四个且呈矩形分布；存储芯片设置为四组，任一组设置为四个且呈矩形布置；运算芯片的数量为四个，相邻的两组存储芯片之间设置一个运算芯片。
12、本专利技术中，运算芯片与存储芯片通过硅桥结构高速互联，且中心区域设置集成无源芯片，使得与运算芯片和存储芯片距离更近，便于稳定电压、电源去耦进而保证各芯片的性能，增强封装结构整体稳定性和使用寿命。
13、半导体封装结构通过硅桥结构至少可实现4个soc与16个hbm的高速互连，在封装结构的中心可布置4个ipd，实用性高，容纳的soc和hbm数量多且可通过硅桥结构实现soc和hbm的高速互连，还可通过集成ipd方式抑制电源的功率噪声从而提升封装结构的电气性能，同时满足了高性能计算等应用对高带宽、高存储、高速度互连和高电气性能的需要。
14、在一种可选的实施方式中，硅桥结构包括第一介电层和第一金属线，第一重布线层包括第二介电层和第二金属线，部分第二金属线与第一金属线相连接；第一金属线的宽度小于第二金属线的宽度，相邻的第一金属线之间的间距小于相邻的第二金属线之间的间距。
15、本专利技术中，将硅桥结构中第一金属线的线宽设置更小，第一金属线之间的间距也设置更小，以使在同样面积内布更多的线，实现更高速的互连。硅桥结构中的第一金属线相较第一重布线层线宽更小，间距更小，具有更快地互连响应。
16、在一种可选的实施方式中，第二金属线包括第一子金属线和第二子金属线，第一子金属线的线宽小于第二子金属线的线宽，相邻的第一子金属线之间的间距小于相邻的第二子金属线之间的间距；
17、硅桥结构还包括第一凸点，第一凸点设置在硅桥结构的表面且分别与第一金属线和第一子金属线连接；封装基板还包括第二凸点，第二凸点设置在封装基板的表面且与第二子金属线连接；
18、芯片上包括第三凸点和第四凸点，第三凸点与第一子金属线一一对应连接，第四凸点与第二子金属线一一对应连接，第三凸点的直径小于第四凸点的直径，相邻的第三凸点之间的间距小于相邻的第四凸点之间的间距。
19、本专利技术中，第一重布线层中的第二金属线具有不同的两种，分别实现与硅桥结构和与封装基板的互连，与硅桥结构相连接的部分线宽本文档来自技高网...
【技术保护点】
1.一种半导体封装结构，其特征在于，包括：
2.根据权利要求1所述的半导体封装结构，其特征在于，所述封装基板(1)包括位于中心的第一区域(13)；所述多个通孔(11)包括：沿第一方向相对设置在第一区域(13)两侧的两组通孔(11)，以及沿第二方向相对设置在第一区域(13)两侧的两组通孔(11)，所述第一方向与所述第二方向相垂直；每一组所述通孔(11)包括四个呈矩形分布的通孔(11)。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述第一重布线层(4)包括第一预设位置、第二预设位置、第三预设位置和第四预设位置，所述第一预设位置与所述第一区域相对应，所述第二预设位置与所述通孔(11)相对应，所述第三预设位置与一组通孔(11)中相邻两个通孔(11)之间的区域相对应，所述第四预设位置与相邻两组通孔(11)之间的区域相对应；
4.根据权利要求3所述的半导体封装结构，其特征在于，所述集成无源芯片(701)的数量为四个且呈矩形分布；所述存储芯片(702)设置为四组，任一组设置为四个且呈矩形布置；所述运算芯片(703)的数量为四个，相邻的两组所述存储芯
5.根据权利要求1所述的半导体封装结构，其特征在于，所述硅桥结构(2)包括第一介电层(21)和第一金属线(22)，所述第一重布线层(4)包括第二介电层(41)和第二金属线(42)，部分所述第二金属线(42)与所述第一金属线(22)相连接；所述第一金属线(22)的宽度小于所述第二金属线(42)的宽度，相邻的所述第一金属线(22)之间的间距小于相邻的所述第二金属线(42)之间的间距。
6.根据权利要求5所述的半导体封装结构，其特征在于，所述第二金属线(42)包括第一子金属线(421)和第二子金属线(422)，所述第一子金属线(421)的线宽小于所述第二子金属线(422)的线宽，相邻的所述第一子金属线(421)之间的间距小于相邻的所述第二子金属线(422)之间的间距；
7.根据权利要求1-6任一项所述的半导体封装结构，其特征在于，还包括：设置在多个所述芯片(7)与所述第一重布线层(4)之间的缓冲层(8)。
8.根据权利要求7所述的半导体封装结构，其特征在于，还包括：包覆在所述芯片(7)与所述缓冲层(8)外部以及相邻的所述芯片(7)之间的第二塑封结构。
9.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
10.一种半导体封装结构的制备方法，其特征在于，包括：
11.根据权利要求10所述的半导体封装结构的制备方法，其特征在于，在所述封装基板(1)的一侧表面以及所述间隙(12)中设置第一塑封结构(3)，包括：
12.根据权利要求11所述的半导体封装结构的制备方法，其特征在于，在所述第一重布线层(4)背离所述封装基板(1)的一侧设置多组芯片(7)之后，还包括：
13.根据权利要求12所述的半导体封装结构的制备方法，其特征在于，
...【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：
2.根据权利要求1所述的半导体封装结构，其特征在于，所述封装基板(1)包括位于中心的第一区域(13)；所述多个通孔(11)包括：沿第一方向相对设置在第一区域(13)两侧的两组通孔(11)，以及沿第二方向相对设置在第一区域(13)两侧的两组通孔(11)，所述第一方向与所述第二方向相垂直；每一组所述通孔(11)包括四个呈矩形分布的通孔(11)。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述第一重布线层(4)包括第一预设位置、第二预设位置、第三预设位置和第四预设位置，所述第一预设位置与所述第一区域相对应，所述第二预设位置与所述通孔(11)相对应，所述第三预设位置与一组通孔(11)中相邻两个通孔(11)之间的区域相对应，所述第四预设位置与相邻两组通孔(11)之间的区域相对应；
4.根据权利要求3所述的半导体封装结构，其特征在于，所述集成无源芯片(701)的数量为四个且呈矩形分布；所述存储芯片(702)设置为四组，任一组设置为四个且呈矩形布置；所述运算芯片(703)的数量为四个，相邻的两组所述存储芯片(702)之间设置一个所述运算芯片(703)。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述硅桥结构(2)包括第一介电层(21)和第一金属线(22)，所述第一重布线层(4)包括第二介电层(41)和第二金属线(42)，部分所述第二金属线(42)与所述第一金属线(22)相连接；所述第...
【专利技术属性】
技术研发人员：苏鹏，徐成，孙鹏，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。