半导体器件制造技术

公开了一种半导体器件。该半导体器件包括：第一电极，包括第一主部分、以及从第一主部分延伸的第一延伸部；以及介电层，围绕第一主部分的侧壁和底表面，其中，第一主部分包括具有第一深度的第一部分、和具有比第一深度深的第二深度的第二部分。

semiconductor device

A semiconductor device is disclosed. The semiconductor device comprises a first electrode, including a first main part and a first extension extending from the first main part, and a dielectric layer surrounding the side wall and bottom surface of the first main part, wherein the first main part comprises a first part having a first depth and a second depth having a second depth deeper than the first depth. Part.

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2017年11月21日在韩国知识产权局提交的韩国专利申请No.10-2017-0155586的优先权，其公开内容通过引用整体结合于此。
本专利技术构思涉及一种半导体器件、半导体器件的布局设计方法以及制造半导体器件的方法。更具体地，本专利技术构思涉及包括电容器结构的半导体器件、半导体器件的布局设计方法以及制造半导体器件的方法。
技术介绍
集成电路(IC)的制造需要在半导体基板上执行各种工艺。这些工艺包括晶片生产和在晶片板上构建电路(图案化)的步骤。可以减小由图案化产生的图案的宽度，以产生具有高集成度的半导体器件。多图案化是一类用于制造具有增强密度的IC的技术。然而，当图案的宽度减小得太大时，由多图案化产生的半导体器件的可靠性可能降低。
技术实现思路
本专利技术构思的至少一个实施例提供了一种具有改善的产品可靠性的半导体器件。本专利技术构思的至少一个实施例提供了设计具有改善的颜色平衡的半导体器件的布局(例如，电路布局)的方法。本专利技术构思的至少一个实施例提供了一种用于制造具有改善的产品可靠性的半导体器件的方法。根据本专利技术构思的示例性实施例，提供了一种半导体器件，包括：第一电极，包括第一主部分、以及从第一主部分延伸的第一延伸部；以及介电层，围绕第一主部分的侧壁和底表面，其中，第一主部分包括具有第一深度的第一部分、和具有比第一深度深的第二深度的第二部分。根据本专利技术构思的示例性实施例，提供了一种半导体器件，包括：第一电极，包括在第一方向上延伸的第一主部分、以及在与第一方向交叉的第二方向上从第一主部分延伸的第一延伸部；第二电极，包括在第二方向上延伸的第二延伸部；以及介电层，围绕第一主部分的侧壁和底表面，其中，第一主部分包括具有第一深度的第一部分，并且第二延伸部具有比第一深度浅的第二深度。根据本专利技术构思的示例性实施例，提供了一种半导体器件，包括：第一电极，包括在第一方向上延伸的第一主部分、以及在与第一方向交叉的第二方向上从第一主部分延伸的多个第一延伸部；第二电极，包括在第二方向上延伸的多个第二延伸部；以及介电层，在每个第一延伸部与每个第二延伸部之间，其中，每个第一延伸部和每个第二延伸部沿第一方向交替地布置，第一主部分包括具有第一深度的多个第一部分、以及具有比第一深度深的第二深度的多个第二部分，并且第一主部分的每个第二部分在第二方向上与每个第二延伸部重叠。根据本专利技术构思的示例性实施例，提供了一种用于制造半导体器件的方法。该方法包括：加载具有第一布局图案的电路布局，该第一布局图案包括在第一方向上延伸的第一主部分、以及在与第一方向交叉的第二方向上从第一主部分延伸的多个第一延伸部；以及通过分离第一布局图案以产生第一颜色图案和第二颜色图案来修改电路，其中，第一颜色图案包括作为多个第一延伸区之一的第一子延伸区、以及作为第一主区的连接到第一子延伸区的部分的第一子主区，并且第二颜色图案包括与第一子延伸区相邻的第二子延伸区、以及作为第一子延伸区的连接到第二子延伸区的部分的第二子主区。根据本专利技术构思的示例性实施例，提供了一种用于制造半导体器件的方法。该方法包括：加载具有包括多个相邻的第一部分的第一布局图案的第一电路布局；修改第一电路布局，使得第一组第一部分具有第一颜色，第二组第一部分具有第二颜色。第一组与第二组交替。每个第一部分包括第一主部分和从第一主部分延伸的第一延伸部。附图说明通过参考附图详细描述本专利技术构思的示例性实施例，本专利技术构思将变得更明显，在附图中：图1是用于说明根据本专利技术构思的示例性实施例的半导体器件的示意性截面图。图2是用于说明图1的布线层之一的平面图。图3是沿图2的线A-A′和线B-B′截取的截面图。图4是沿图2的线C-C′的截面图。图5是沿图2的线D-D′的截面图。图6是根据本专利技术构思的示例性实施例的半导体器件的截面图。图7是根据本专利技术构思的示例性实施例的半导体器件的截面图。图8是根据本专利技术构思的示例性实施例的半导体器件的截面图。图9是根据本专利技术构思的示例性实施例的半导体器件的平面图。图10至图12是用于说明根据本专利技术构思的示例性实施例的半导体器件的布局设计方法的布局图。图13和图14是用于说明根据本专利技术构思的示例性实施例的半导体器件的布局设计方法的布局图。图15是用于说明根据本专利技术构思的示例性实施例的制造半导体器件的方法的流程图。具体实施方式通过参考示例性实施例的以下详细描述和附图，可以更容易地理解本专利技术构思及其实现方法。然而，本专利技术构思可以以许多不同的形式实施，并且不应该被解释为限于本文阐述的实施例。相反，提供这些实施例以使得本公开彻底和完整，并且本公开将本专利技术的构思完全传达给本领域普通技术人员。在下文中，将参照图1至图9描述根据本专利技术构思的示例性实施例的半导体器件。图1是用于说明根据本专利技术构思的示例性实施例的半导体器件的示意性截面图。参考图1，根据示例性实施例的半导体器件包括基板30、杂质区40、多个布线层(M1至M9)、多个层间绝缘层400以及多个通孔层(V1到V9)。基板30可以是例如体硅或绝缘体上硅(SOI)。基板30可以是硅基板，或者可以包含其他材料，例如硅锗、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓。在实施例中，基板30具有形成在基部基板上的外延层。杂质区40形成在基板30中。例如，将p型杂质或n型杂质注入到基板30中，从而可以形成杂质区40。然而，本专利技术构思的实施例不限于此。例如，杂质区40可以是从基板30外延生长的区域。布线层(M1至M9)和层间绝缘层400交替地堆叠在基板30上。此外，通孔层(V1至V9)设置在布线层(M1至M9)之间的每个层间绝缘层400中。布线层(M1至M9)通过通孔层(V1至V9)彼此电连接。布线层(M1至M9)、层间绝缘层400和通孔层(V1至V9)的数量分别示为九，但这仅是为了便于说明。此外，每个层间绝缘层400中的每个通孔层(V1至V9)的数量分别示为一至三，但这仅是为了便于说明。在示例性实施例中，接触垫连接到最上的布线层M9。接触垫可以由导电材料制成。在实施例中，布线层(M1至M9)中的至少一个的一部分分别包括介电层110、第一电极200和第二电极300。在图1中，仅示出了五个层(M1至M9)，分别包括介电层110、第一电极200和第二电极300。然而，这仅是为了便于描述，并且本专利技术构思的实施例不限于此。例如，四个或更少个或六个或更多个布线层(M1至M9)可以分别包括介电层110、第一电极200和第二电极300。在下文中，将参照图2至图5更具体地描述介电层110、第一电极200和第二电极300。图2是用于说明图1的布线层之一的平面图。图3是沿图2的线A-A′和线B-B′截取的截面图。图4是沿图2的线C-C′的截面图。图5是沿图2的线D-D′的截面图。为了便于说明，将简要地说明或省略参考图1描述的那些的重复部分。参考图2至图5，根据本专利技术构思的示例性实施例的半导体器件包括介电层110、第一电极200和第二电极300。介电层110包括绝缘材料。例如，介电层110可以包括氧化硅、氮化硅、氮氧化硅或其组合中的至少一种。在实施例中，介电层110包括第一沟槽TR1、第二沟槽TR2、第三沟槽TR3和第四沟槽TR4。例如，可以通过经由光刻工艺本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：第一电极，包括第一主部分和从所述第一主部分延伸的第一延伸部；以及介电层，围绕所述第一主部分的侧壁和底表面，其中，所述第一主部分包括具有第一深度的第一部分以及具有比所述第一深度深的第二深度的第二部分。

【技术特征摘要】
2017.11.21 KR 10-2017-01555861.一种半导体器件，包括：第一电极，包括第一主部分和从所述第一主部分延伸的第一延伸部；以及介电层，围绕所述第一主部分的侧壁和底表面，其中，所述第一主部分包括具有第一深度的第一部分以及具有比所述第一深度深的第二深度的第二部分。2.根据权利要求1所述的半导体器件，其中，所述第一延伸部具有比所述第二深度浅的第三深度。3.根据权利要求2所述的半导体器件，所述第一深度和所述第三深度基本相同。4.根据权利要求1所述的半导体器件，还包括：第二电极，包括第二主部分和从所述第二主部分延伸的第二延伸部，其中，所述介电层将所述第一电极与所述第二电极电绝缘。5.根据权利要求4所述的半导体器件，其中，所述介电层还围绕所述第二主部分的侧壁和底表面，并且所述第二主部分包括具有第三深度的第三部分以及具有比所述第三深度深的第四深度的第四部分。6.根据权利要求5所述的半导体器件，其中，所述第二深度与所述第四深度基本相同。7.根据权利要求4所述的半导体器件，其中，所述第一主部分和所述第二主部分在第一方向上延伸，并且所述第一延伸部和所述第二延伸部在与所述第一方向交叉的第二方向上延伸。8.根据权利要求7所述的半导体器件，其中，所述第一主部分的第二部分在所述第二方向上延伸。9.根据权利要求7所述的半导体器件，其中，所述第一主部分的第二部分在所述第二方向上与所述第二延伸部重叠。10.根据权利要求1所述的半导体器件，其中，所述第一主部分还包括具有第三深度的第三部分，并且所述第三深度与所述第一深度不同，并且比所述第二深度浅。11.一种半导体器件，包括：第一电极，包括在第一方向上延伸的第一主部分、以及在与所述第一方向交叉的第二方向上从所述第一主部分延伸的第一...

【专利技术属性】
技术研发人员：李峻宁，安正勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR