一种简化内存电路的实现方法、装置和设备及内存电路制造方法及图纸

本发明专利技术实施例公开了一种简化内存电路的实现方法、装置和设备及内存电路，其中，所述方法包括：构建包括内存控制器、内存芯片和走线链路的内存电路，其中，所述走线链路与所述内存控制器和内存芯片相连；对所述内存电路进行仿真，确定信号质量满足标准要求的所述走线链路的布线参数。通过本发明专利技术实施例可以去掉内存芯片ADDR/CMD/CTRL信号的上拉端接电阻，同时去掉了该上拉所需的外部电源、滤波电容等，实现电路的精简，对PCB空间紧张的设计有极大的帮助意义，提高了PCB利用率，同时也降低了成本。

A Simplified Memory Circuit Method, Device and Device and Memory Circuit

The embodiment of the present invention discloses an implementation method, device and device of simplified memory circuit and memory circuit. The method includes: constructing memory circuit including memory controller, memory chip and routing link, in which the routing link is connected with the memory controller and memory chip; simulating the memory circuit to determine that the signal quality meets the standard. Required wiring parameters for the routing link. By the embodiment of the present invention, the pull-up terminal resistance of the memory chip ADDR/CMD/CTRL signal can be removed, and the external power supply and filter capacitor required for the pull-up can be removed, thus realizing the simplification of the circuit, which is of great help to the design of PCB with tight space, improving the utilization ratio of PCB and reducing the cost.

【技术实现步骤摘要】
一种简化内存电路的实现方法、装置和设备及内存电路
本专利技术实施例涉及但不限于一种简化内存电路的实现方法、装置和设备及内存电路。
技术介绍
内存芯片，例如DDR(DoubleDataRate，双倍速率)SDRAM(SynchronousDynamicRandomAccessMemory，同步动态随机存储器)，作为一种存储器件，用以对数据进行缓存，从而增强数据处理能力。为了消除信号反射对信号质量的影响，内存芯片的ADDR/CMD/CTRL(Address、CommandandControl，地址、命令和控制)信号线需要加上拉端接电阻至VTT(TrackingTerminalVoltage，监视终止电压)电源，而VTT电源又需要相应的滤波，所以电路中会出现数量庞大的电阻电容。以4GB的256Megx16DDR4为例，拥有17个地址线AD<0..13>，BA<0..1>，BG0，8个命令/控制线RAS，CAS，CKE，WE，CS，PAR，ACT，ODT，共计25根ADDR/CMD/CTRL信号，每个信号需要1个上拉电阻，并且VTT电源需要约35个滤波电容。现有的匹配方式除了使用端接电阻上拉至VTT外，还可以使用串联电阻匹配的方案。串联电阻可以节省VTT电源芯片以及相应的滤波电容，但是仍然给电路增加了很多外围电路，以上述DDR4芯片为例，25根地址/控制线需要25个串联电阻，仍然需要占用较大面积的PCB(PrintedCircuitBoard，印制电路板)空间，以及增加成本。一片控制器芯片常外挂数片DDRSDRAM，若控制器地址位宽为DDR的2倍/4倍，还需要一个通道外挂2片/4片DDR，从而需要很大的PCB空间来放置这些阻容，而针对密集度高的单板，往往希望其尺寸足够小或PCB有更高的利用率。
技术实现思路
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。本专利技术实施例提供了一种简化内存电路的实现方法、装置和设备及内存电路，以精简掉上拉端接电阻、VTT电源芯片以及相应的滤波电容等器件。本专利技术实施例提供了一种内存电路，包括：内存控制器、内存芯片和走线链路，所述走线链路与所述内存控制器和内存芯片相连，所述内存电路不包含监视终止电压VTT电源和上拉端接电阻，以及，所述内存电路不包含用于替代所述VTT电源和上拉端接电阻的串联电阻。本专利技术实施例还提供一种简化内存电路的实现方法，包括：构建包括内存控制器、内存芯片和走线链路的内存电路，其中，所述走线链路与所述内存控制器和内存芯片相连；对所述内存电路进行仿真，确定信号质量满足标准要求的所述走线链路的布线参数。本专利技术实施例还提供一种简化内存电路的实现装置，包括：构建模块，用于构建包括内存控制器、内存芯片和走线链路的内存电路，其中，所述走线链路与所述内存控制器和内存芯片相连；仿真模块，用于对所述内存电路进行仿真，确定信号质量满足标准要求的所述走线链路的布线参数。本专利技术实施例还提供一种简化内存电路的实现设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现所述简化内存电路的实现方法。本专利技术实施例包括：构建包括内存控制器、内存芯片和走线链路的内存电路，其中，所述走线链路与所述内存控制器和内存芯片相连；对所述内存电路进行仿真，确定信号质量满足标准要求的所述走线链路的布线参数。通过本专利技术实施例可以去掉内存芯片ADDR/CMD/CTRL信号的上拉端接电阻，同时去掉了该上拉所需的外部电源、滤波电容等，实现电路的精简，对PCB空间紧张的设计有极大的帮助意义，提高了PCB利用率，同时也降低了成本。在阅读并理解了附图和详细描述后，可以明白其他方面。附图说明图1是内存电路组成示意图；图2是SSTL接口及匹配示意图；图3是VTT电源及滤波电容的示意图；图4是本专利技术实施例的简化内存电路的实现方法的流程图；图5是本专利技术实施例的步骤102的流程图；图6是本专利技术应用实例一的电路拓扑示意图；图7是本专利技术应用实例一保留和去掉上拉端接电阻前后的信号对比图；图8是JESD79-4B关于ADDR/CMD/CTRL信号过冲的要求；图9是本专利技术应用实例一的前仿真流程图；图10是本专利技术应用实例一的后仿真流程图；图11是本专利技术应用实例一去掉上拉端接电阻优化后信号仿真波形图；图12是本专利技术应用实例二的电路拓扑示意图；图13是本专利技术应用实例二保留和去掉上拉端接电阻前后的信号对比图；图14是本专利技术应用实例二去掉上拉端接电阻优化后信号仿真波形图；图15是本专利技术应用实例三的电路拓扑示意图；图16是本专利技术应用实例三保留和去掉上拉端接电阻前后的信号对比图；图17是本专利技术应用实例三去掉上拉端接电阻优化后信号仿真波形图；图18是本专利技术应用实例四的电路拓扑示意图；图19是本专利技术应用实例四保留和去掉上拉端接电阻前后的信号对比图；图20是本专利技术应用实例四去掉上拉端接电阻优化后信号仿真波形图；图21是本专利技术实施例的简化内存电路的实现装置的组成示意图；图22是本专利技术实施例的简化内存电路的实现设备的组成示意图。具体实施方式下文中将结合附图对本专利技术的实施例进行详细说明。在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。本专利技术实施例通过仿真评估，合理设置走线链路的布线阻抗以及走线长度，可以把上拉端接电阻、VTT电源芯片以及滤波电容去掉，且可以满足标准要求，从而使得电路简洁，节省PCB空间，降低成本。如图1所示，为本专利技术实施例的内存电路组成示意图，其中，现有设计包含A部分(内存控制器)、B部分(内存芯片)、C部分(走线链路)、D部分(上拉端接电阻)、E部分(VTT电源)。其中，内存控制器为内存芯片的控制器，是ADDR/CMD/CTRL信号的发送端，TL0是内存控制器在PCBTOP面的扇出走线；TL1是信号的主干走线，一般走在PCB的内层；TL2和TL3分别是两片内存芯片的分支走线；TL4是内存芯片到上拉端接电阻R1之间的走线；R1是上拉端接电阻；VTT是上拉端接电源，可包括端接电源芯片和多个滤波电容，其电压值是DDR供电电压VDDQ的二分之一。图1的实施例中，以内存控制器连接两个内存芯片为例，但本申请不限于此，内存控制器可以连接一个或多个内存芯片。所述内存芯片可以包括DDRSDRAM。本专利技术实施例的内存电路包括：内存控制器、内存芯片和走线链路，所述走线链路与所述内存控制器和内存芯片相连，所述内存电路不包含监视终止电压VTT电源和上拉端接电阻，以及，所述内存电路不包含用于替代所述VTT电源和上拉端接电阻的串联电阻。也就是说，本专利技术实施例的内存电路去掉了上述D部分(上拉端接电阻)和E部分(VTT电源，在所述内存电路不使用VTT电源及上拉端接电阻，并且不使用串联电阻的情况下，通过所述走线链路的布线参数使得所述内存电路的信号质量满足标准要求。其中，所述标准要求可以是指JEDEC(JointElectronDeviceEngineeringCouncil，电子器件工程联合委员会)标准的要求。其中，在一实施例中，所述信号质量包括信号过冲和信号幅本文档来自技高网...

【技术保护点】
1.一种内存电路，包括：内存控制器、内存芯片和走线链路，所述走线链路与所述内存控制器和内存芯片相连，其特征在于，所述内存电路不包含监视终止电压VTT电源和上拉端接电阻，以及，所述内存电路不包含用于替代所述VTT电源和上拉端接电阻的串联电阻。

【技术特征摘要】
1.一种内存电路，包括：内存控制器、内存芯片和走线链路，所述走线链路与所述内存控制器和内存芯片相连，其特征在于，所述内存电路不包含监视终止电压VTT电源和上拉端接电阻，以及，所述内存电路不包含用于替代所述VTT电源和上拉端接电阻的串联电阻。2.如权利要求1所述的内存电路，其特征在于，所述内存芯片包括双倍速率同步动态随机存储器DDRSDRAM。3.一种简化内存电路的实现方法，包括：构建包括内存控制器、内存芯片和走线链路的内存电路，其中，所述走线链路与所述内存控制器和内存芯片相连；对所述内存电路进行仿真，确定信号质量满足标准要求的所述走线链路的布线参数。4.如权利要求3所述的方法，其特征在于，所述仿真包括前仿真和后仿真，所述对所述内存电路进行仿真，确定信号质量满足标准要求的所述走线链路的布线参数，包括：对所述内存电路进行前仿真，按照所述标准要求选取所述走线链路的布线参数；按照所选取的所述走线链路的布线参数进行布线；对所述内存电路进行后仿真，按照所述标准要求对所述内存电路进行检验，按照所述检验结果确定所述走线链路的布线参数。5.如权利要求4所述的方法，其特征在于，所述信号质量包括信号过冲和信号幅值，所述布线参数包括布线阻抗和走线长度，所述按照所述标准要求选取所述走线链路的布线参数，包括：选取信号过冲满足标准要求的所述走线链路的布线阻抗，以及，选取信号幅值满足标准要求的所述走线链路的走线长度。6.如权利要求5所述的方法，其特征在于，所述选取信号过冲满足标准要求的所述走线链路的布线阻抗之后，还包括：根据所述布线阻抗获得所述走线链路的线宽。7.如权利要求5所述的方法，其特征在于，所述走线链路包括主干走线，所述布线阻抗包括主干阻抗，所述选取信号过冲满足标准要求的所述走线链路的布线阻抗，以及，选取信号幅值满足标准要求的所述走线链路的走线长度，包括：按照预设的第一步长，对所述主干走线进行阻抗扫描，选取过冲最小的主干阻抗；按照预设的第二步长，对所述主干走线进行走线长度扫描，选取信号幅值最小的主干走线长度。8.如权利要求5所述的方法，其特征在于，所述走线链路还包括分支走线，所述布线阻抗包括分支阻抗，所述选取信号过冲满足标准要求的所述...

【专利技术属性】
技术研发人员：邓仙玉，孟利强，朱昆昆，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东,44