半导体器件制造技术

一种半导体器件，包括：第一有源区，在衬底上沿第一方向延伸；第二有源区，在衬底沿第一方向延伸，并且与第一有源区平行；元件隔离区，在第一有源区和第二有源区之间；栅极结构，沿与第一方向不同的第二方向延伸，并且与第一有源区和第二有源区交叉；下接触件，沿第一方向与栅极结构间隔开，下接触件在第一有源区、元件隔离区和第二有源区上；以及上接触件，在第一有源区和第二有源区之间位于下接触件上。下接触件在第一有源区上的沿第一方向的宽度窄于下接触件在元件隔离区上的沿第一方向的宽度。

semiconductor device

A semiconductor device includes: a first active region extending in the first direction on the substrate; a second active region extending in the first direction parallel to the first active region; a component isolation region between the first active region and the second active region; a gate structure extending in the second direction different from the first direction and intersecting with the first active region and the second active region; The lower contact part is separated from the gate structure along the first direction, and the lower contact part is located on the first active area, the component isolation area and the second active area; and the upper contact part is located on the lower contact part between the first active area and the second active area. The width along the first direction of the lower contact on the first active region is narrower than that along the first direction of the lower contact on the component isolation region.

【技术实现步骤摘要】
半导体器件相关申请的交叉引用2017年11月15日在韩国知识产权局提交的题为“SemiconductorDevice”的韩国专利申请第10-2017-0152071号，通过引用整体并入本文中。
实施例涉及一种半导体器件。
技术介绍
为了半导体器件密度增强，已经提出了多栅极晶体管来作为缩放技术之一，根据该技术，在衬底上形成鳍状形状的硅体，然后在硅体的表面上形成栅极。多栅极晶体管可以通过使用三维沟道来实现更大的缩放。此外，可以在不增加多栅极晶体管的栅极长度的情况下增强电流控制能力。此外，可以抑制短沟道效应(SCE)，SCE是沟道区的电势受到漏极电压影响的一种现象。
技术实现思路
实施例涉及一种半导体器件，包括：第一有源区，在衬底上沿第一方向延伸；第二有源区，在衬底上沿第一方向延伸，并且与第一有源区平行；元件隔离区，在第一有源区和第二有源区之间；栅极结构，沿与第一方向不同的第二方向延伸，并且与第一有源区和第二有源区交叉；下接触件，沿第一方向与栅极结构间隔开，下接触件在第一有源区、元件隔离区和第二有源区上；以及上接触件，在第一有源区和第二有源区之间位于下接触件上。下接触件在第一有源区上的沿第一方向的宽度窄于下接触件在元件隔离区上的沿第一方向的宽度。实施例还涉及一种半导体器件，包括：第一有源区，沿在衬底上第一方向延伸；第二有源区，在衬底上沿第一方向延伸，并且与第一有源区平行；元件隔离区，在第一有源区和第二有源区之间；第一栅极结构，沿不同于第一方向的第二方向上，并且与第一有源区和第二有源区交叉；第二栅极结构，沿第二方向延伸，并且与第一有源区和第二有源区交叉，第二栅极结构沿第一方向与第一栅极结构间隔开；下接触件，在第一栅极结构和第二栅极结构之间包括布置在第一有源区上的第一部分、布置在元件隔离区上的第二部分和布置在第二有源区上的第三部分；以及上接触件，在下接触件的第二部分上，上接触件沿第一方向的宽度窄于下接触件的第二部分沿第一方向的宽度。下接触件的第一部分沿第一方向的宽度可以窄于下接触件的第二部分沿第一方向的宽度。实施例还涉及一种半导体器件，包括：第一有源区至第四有源区，在衬底上分别沿第一方向延伸，并且沿不同于第一方向的第二方向依次彼此间隔开；栅极结构，沿第二方向延伸，并且与第一有源区至第四有源区交叉；第一元件隔离区，在第一有源区和第二有源区之间；第二元件隔离区，在第二有源区和第三有源区之间；第三元件隔离区，在第三有源区和第四有源区之间；下接触件，沿第一方向与栅极结构间隔开，下接触件在第一有源区至第四有源区和第一元件隔离区至第三元件隔离区上；第一上接触件，在下接触件上并且与第一元件隔离区重叠；第二上接触件，在下接触件上并且与第二元件隔离区重叠；以及第三上接触件，在下接触件上并且与第三元件隔离区重叠。与第一有源区至第四有源区中的每一个重叠的下接触件沿第一方向的宽度可以窄于与第一元件隔离区至第三元件隔离区中的每一个重叠的下接触件沿第一方向的宽度。附图说明通过参考附图详细描述示例实施例，特征对于本领域技术人员将变得显而易见，在附图中：图1示出了根据一些示例实施例的用于说明半导体器件的布局图；图2示出了沿图1的线A-A截取的横截面图；图3示出了沿图1的线B-B截取的横截面图；图4示出了沿图1的线C-C截取的横截面图；图5至图10示出了根据一些示例实施例的用于说明用于制造半导体器件的方法的制造的中间阶段的图；图11示出了根据一些示例实施例的用于说明半导体器件的布局图；图12示出了根据一些示例实施例的用于说明半导体器件的布局图；图13示出了根据一些示例实施例的用于说明半导体器件的布局图；以及图14示出了根据一些示例实施例的用于说明半导体器件的布局图。具体实施方式在下文中，将参考图1至图4描述根据一些示例实施例的半导体器件。图1是根据一些示例实施例的用于说明半导体器件的布局图。图2是沿图1的线A-A截取的横截面图。图3是沿图1的线B-B截取的横截面图。图4是沿图1的线C-C截取的横截面图。参考图1至图4，根据一些示例实施例的半导体器件包括衬底100、第一有源区AR1、第二有源区AR2、第一元件隔离区STI1、第一鳍型图案至第四鳍型图案孔、F2、F3和F4、第一栅极结构110、第二栅极结构120、下接触件130、上接触件140、第一层间绝缘膜150、第二层间绝缘膜160、以及源/漏区170。例如，衬底100可以是例如体硅或绝缘体上硅(SOI)。在另一实现中，衬底100可以是硅衬底，或者可以包括其它材料，比如硅锗、锑化铟、碲化铅化合物、砷化铟、磷化铟、砷化镓或锑化镓。在另一实现中，衬底100可以是具有在其上形成的外延层的基础衬底。第一有源区AR1可以布置在衬底100上以沿第一方向X延伸。第二有源区AR2可以布置在衬底100上以沿第一方向X延伸并且与第一有源区AR1平行。因此，第二有源区AR2可以布置为沿第二方向Y与第一有源区AR1间隔开。元件隔离区STI1可以布置在衬底100上在第一有源区AR1和第二有源区AR2之间。第一鳍型图案F1和第二鳍型图案F2可以布置在第一有源区AR1上，以沿第一方向X延伸并且突出于第一有源区AR1。第一鳍型图案F1和第二鳍型图案F2可以布置为沿第二方向Y彼此间隔开。第三鳍型图案F3和第四鳍型图案F4可以布置在第二有源区AR2上，以沿第一方向X延伸并且突出于第二有源区AR2。第三鳍型图案F3和第四鳍型图案F4可以布置为沿第二方向Y彼此间隔开。尽管图1描绘了两个鳍型图案F1和F2布置在第一有源区AR1上，并且两个鳍型图案F3和F4布置在第二有源区AR2上，但这仅仅是为了便于说明，并且分别布置在第一有源区AR1和第二有源区AR2上的鳍型图案的数量可以是不同的。第一鳍型图案F1至第四鳍型图案F4可以是衬底100的一部分，并且可以包括从衬底100生长的外延层。第一鳍型图案F1至第四鳍型图案F4可以包括相同的材料。第一鳍型图案F1至第四鳍型图案F4可以包括例如单质半导体材料(比如，硅或锗)。此外，第一鳍型图案F1至第四鳍型图案F4可以包括例如化合物半导体，例如IV-IV族化合物半导体或III-V族化合物半导体。例如，以IV-IV族化合物半导体为例，第一鳍型图案F1至第四鳍型图案F4可以是包括碳(C)、硅(Si)、锗(Ge)和锡(Sn)中的至少两种或更多种的二元化合物或三元化合物、或掺杂有IV族元素的这些化合物。以III-V族化合物半导体为例，第一鳍型图案F1至第四鳍型图案F4可以是通过将III族元素(其可以是铝(Al)、镓(Ga)、或铟(In)中的一种或多种)与V族元素(其可以是磷(P)、砷(As)、或锑(Sb)中的一种)组合而形成的二元化合物、三元化合物或四元化合物。在以下描述中，假设第一鳍型图案F1至第四鳍型图案F4包括硅。第一栅极结构110可以布置在第一有源区AR1、元件隔离区STI1和第二有源区AR2上，以沿第二方向Y延伸。因此，第一栅极结构110可以布置为与第一有源区AR1、元件隔离区STI1和第二有源区AR2交叉。第一栅极结构110可以包括第一栅电极111、第一栅极绝缘膜112和第一栅极隔墙113。第一栅电极111可以沿第二方向Y延伸，以布置在第一鳍型图案F1至第四鳍型图案F4和元件隔离区STI1本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：第一有源区，在衬底上沿第一方向延伸；第二有源区，在所述衬底上沿所述第一方向延伸，并且与所述第一有源区平行；元件隔离区，在所述第一有源区和所述第二有源区之间；栅极结构，沿与所述第一方向不同的第二方向延伸，并且与所述第一有源区和所述第二有源区交叉；下接触件，沿所述第一方向与所述栅极结构间隔开，所述下接触件在所述第一有源区、所述元件隔离区和所述第二有源区上；以及上接触件，在所述第一有源区和所述第二有源区之间位于所述下接触件上，其中，所述下接触件在所述第一有源区上的沿所述第一方向的宽度窄于所述下接触件在所述元件隔离区上的沿所述第一方向的宽度。

【技术特征摘要】
2017.11.15 KR 10-2017-01520711.一种半导体器件，包括：第一有源区，在衬底上沿第一方向延伸；第二有源区，在所述衬底上沿所述第一方向延伸，并且与所述第一有源区平行；元件隔离区，在所述第一有源区和所述第二有源区之间；栅极结构，沿与所述第一方向不同的第二方向延伸，并且与所述第一有源区和所述第二有源区交叉；下接触件，沿所述第一方向与所述栅极结构间隔开，所述下接触件在所述第一有源区、所述元件隔离区和所述第二有源区上；以及上接触件，在所述第一有源区和所述第二有源区之间位于所述下接触件上，其中，所述下接触件在所述第一有源区上的沿所述第一方向的宽度窄于所述下接触件在所述元件隔离区上的沿所述第一方向的宽度。2.根据权利要求1所述的半导体器件，其中，所述上接触件的下表面沿所述第一方向的宽度窄于所述下接触件在所述元件隔离区上的沿所述第一方向的宽度。3.根据权利要求2所述的半导体器件，其中，所述上接触件的上表面沿所述第一方向的宽度窄于所述下接触件在所述元件隔离区上的沿所述第一方向的宽度。4.根据权利要求1所述的半导体器件，其中，所述上接触件的下表面沿所述第二方向的宽度窄于所述下接触件在所述元件隔离区上的沿所述第二方向的宽度。5.根据权利要求4所述的半导体器件，其中，所述上接触件的上表面沿所述第二方向的宽度窄于所述下接触件在所述元件隔离区上的沿所述第二方向的宽度。6.根据权利要求1所述的半导体器件，其中，所述下接触件在所述第二有源区上的沿所述第一方向的宽度窄于所述下接触件在所述元件隔离区上的沿所述第一方向的宽度。7.根据权利要求1所述的半导体器件，其中，所述栅极结构与在所述第一有源区上的所述下接触件之间的第一距离大于所述栅极结构与在所述元件隔离区上的所述下接触件之间的第二距离。8.根据权利要求7所述的半导体器件，其中，所述栅极结构与在所述第二有源区上的所述下接触件之间的第三距离大于所述栅极结构与在所述元件隔离区上的所述下接触件之间的第二距离。9.根据权利要求1所述的半导体器件，其中，在所述元件隔离区上的所述下接触件是凸出形成的，以朝向所述栅极结构所处的方向突出。10.根据权利要求1所述的半导体器件，其中，与所述衬底所在的平面平行地形成的所述下接触件的平面具有椭圆形状。11.一种半导体器件，包括：第一有源区，在衬底上沿第一方向延伸；第二有源区，在所述衬底上沿所述第一方向延伸，并且与所述第一有源区平行；元件隔离区，在所述第一有源区和所述第二有源区之间；第一栅极结构，沿与所述第一方向不同的第二方向延伸，并且与所述第一有源区和所述第二有源区交叉；第二栅极结构，沿所述第二方向延伸，并且与所述第一有源区和所述第二有源区交叉，所述第二栅极结构沿所述第一方向与所述第一栅极结构间隔开；下接触件，在所述第一栅极结构和所述第二栅极结构之间包括布置在所述第一有源区上的第一部分、布置...

【专利技术属性】
技术研发人员：金商瑛，裴德汉，柳炳赞，全多云，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR